EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

njithjw的个人空间 https://blog.eetop.cn/505866 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

RAM注意事项

已有 1096 次阅读| 2012-2-8 21:29 |个人分类:FPGA_Verilog

使用RAM时注意事项
1.是否会出现读写冲突
2.出现读写冲突时是否对数据有影响
3.是否存在读取未写入数据的区域，即是否会出现读取无效数据的情况
4.是否存在数据覆盖的情况，即原来区域内的数据还没有读取又写入新的数据的情况

收藏分享邀请举报

全部作者的其他最新日志

发表评论评论 (3 个评论)

回复 mafan88 2012-2-14 11:02: sorry! 我本想给你评分，哪知道一不小心给搞了个-3，真不是有意的，楼主勿怪！

回复 njithjw 2012-2-14 18:51: :L

njithjw

0
周排名
0
月排名
0
总排名
0
关注
2
粉丝
0
好友
0
获赞
17
评论
3513
访问数

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-15 11:40 , Processed in 0.031156 second(s), 15 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部