EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

autim的个人空间 https://blog.eetop.cn/483083 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

回复，如何做时序约束

已有 2642 次阅读| 2012-4-15 20:15 |个人分类:FPGA系统设计

小家一直都不知道QUARTUS里时序约束怎么做，感觉约束里的东西和实现遇到的问题联系不起来，而且QUARTUS里添加SDC文件操作也很麻烦，请问大家，何时须要做时序约束，以及如何做约束，谢谢

收藏分享邀请举报

评论 (0 个评论)

autim

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
0
好友
0
获赞
0
评论
220
访问数

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-10 17:39 , Processed in 0.021089 second(s), 16 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部