EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

cyruscyx的个人空间 https://blog.eetop.cn/45192 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

FPGA 设计全流程

已有 686 次阅读| 2008-9-6 09:00

FPGA 设计全流程：Modelsim>>Synplify.Pro>>ISE
第一章  Modelsim 编译 Xilinx 库
第二章  调用 Xilinx CORE-Generator
第三章  使用 Synplify.Pro 综合 hdl 和内核
第四章  综合后的项目执行
第五章  不同类型结构的仿真

Xilinx的FPGA设计全流程：Modelsim－》Synplify.Pro－》ISE.rar
(2008-09-06 09:00:53, Size: 214 KB, Downloads: 0)

收藏分享邀请举报

全部作者的其他最新日志

评论 (0 个评论)

cyruscyx

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
0
好友
0
获赞
3
评论
1432
访问数

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 10:21 , Processed in 0.024543 second(s), 13 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部