l2002924700的个人空间 https://blog.eetop.cn/447114 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

使用verilog进行奇数分频

已有 1750 次阅读| 2011-12-8 19:19

        以前是做FPGA的,对时钟进行分频都是采用PLL,后来从事IC设计行业后,时钟分频要自己产生,这是我以前没有接触过的,为了自己的记忆,所以将奇数分频的使用方法记下来!
        奇数分频分为两种,第一种是占空比为50%的奇数分频,第二种是占空比不是50%的奇数分频。第一种实现难度较大,而且我也没接触过,所以就不对其进行叙述,只是对占空比不为50%的奇数分频做一描述。
        以三分频为例:
        initial
        begin
                   Clk_Scale <= 2'b11;
        end

        assign Clk_Div = (NextClk_Div == 2'b01) ? 1'b1  :  1'b0;

        always@(posedge Clk)
        begin
                if(Clk_Div )
                              NextClk_Div <= Clk_Scale;
                else
                              NextClk_Div <= NextClk_Div - 2'b01;
        end
        对时钟进行分频在进行数字IC设计占有重要地位,它可以进行与外设进行通信的时钟设置!

点赞

发表评论 评论 (1 个评论)

回复 shiyinjita 2011-12-10 08:12
楼主做IC了吗?:handshake

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 0

    粉丝
  • 0

    好友
  • 0

    获赞
  • 1

    评论
  • 1135

    访问数

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 06:41 , Processed in 0.021831 second(s), 13 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部