注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

霡霂的个人空间 https://blog.eetop.cn/?42764 [收藏] [复制] [分享] [RSS]

日志

基于Verilog HDL的高速可综合FSM设计

已有 1652 次阅读| 2006-9-9 00:28 |个人分类:备份

天气: 晴朗
心情: 高兴
基于verilog hdl的高速可综合FSM设计

基于Verilog HDL的高速可综合FSM设计.pdf
(2006-09-09 00:28:08, Size: 227 kB, Downloads: 1)


点赞
收藏 分享邀请 举报

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

霡霂

  • 0

    周排名

  • 0

    月排名

  • 0

    总排名

  • 0

    关注

  • 3

    粉丝

  • 1

    好友

  • 8

    获赞

  • 45

    评论

  • 3126

    访问数
关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-28 12:13 , Processed in 0.009714 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部