LTE PLL VCOs

做VCO....
(1) range
(2) phase noise
(3) current/area
(4) output swing and others

-------------------------------------------------------------------------
從RX Syn 开始，VCO就两个

让TR接近则，除了ind要换，做好一个就等於做两个了
使PLL loop parameter Kv/N在两VCO可以差不多

For VCO1 check 4.5G时，1MHz offset -122dBc/Hz 就达标了(with margin)
--------------------------------------------------------------------------
设计VCO，先面临的问题，就是VCO LDO要从哪drop到哪?或说DC2DC能让我们有何种选择?一个可能的例子是DC2DC 下来是1.7V,我们LDO转1.4 or 1.5V
为什么要从VCO 核心的VDD来看，因为-122dBc/Hz并非如2G out-band spec那样严苛的规格只要足够的swing极容易达成.

lesson's model明示

先initial找到一个最大的swing A,看看能不能过spec,
不行就加电，这就是VCO最单纯也最正确的flow,
因为VCO supply voltage 我们动不了 (def by DC2DC+LDO)
所以呢，FOM最大的就是swing 最大时，若你无法过spec也
只好加current~~~
--------------------------------------------------------------------------------