最近开始做Xilinx 的软
cpu工程,在仿真的时候碰到一个比较棘手的错误,反复尝试和在网上寻找解答后,终于解决。记录之,或可帮助遇到同样问题的网友,亦是美事一桩。
问题:
# Loading axi_interconnect_v1_04_a.ict104_carry_and
# Loading unisims_ver.MUXCY
# Loading work.axi_ethernet_0_wrapper(structure)
# ** Error: (vsim-13) Recompile axi_ethernet_soft_temac_wrap_v3_00_a.axi_ethernet_soft_temac_wrap because ieee.std_logic_1164 has changed.
# ** Error: (vsim-13) Recompile axi_ethernet_soft_temac_wrap_v3_00_a.embedded_funcs_pack because ieee.std_logic_1164 has changed.
# ** Error: (vsim-12) Recompile axi_ethernet_v3_00_a.axi_ethernet(imp) after axi_ethernet_soft_temac_wrap_v3_00_a.embedded_funcs_pack is recompiled.
# Load interrupted
# Error loading design
原因:axi_ethernet_soft_temac_wrap_v3_00_a这个库是xilinx的预编译库,不知道是什么modelsim的版本编的,与我真正使用的版本不匹配了。
解决办法:
vcom -force_refresh -work axi_ethernet_soft_temac_wrap_v3_00_a
vmap work axi_ethernet_soft_temac_wrap_v3_00_a
可以了