wlduan的个人空间 https://blog.eetop.cn/381987 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

MicroBlaze 仿真问题

已有 3294 次阅读| 2012-8-7 14:20 |个人分类:Xilinx FPGA

最近开始做Xilinx 的软cpu工程,在仿真的时候碰到一个比较棘手的错误,反复尝试和在网上寻找解答后,终于解决。记录之,或可帮助遇到同样问题的网友,亦是美事一桩。

问题:
# Loading axi_interconnect_v1_04_a.ict104_carry_and
# Loading unisims_ver.MUXCY
# Loading work.axi_ethernet_0_wrapper(structure)
# ** Error: (vsim-13) Recompile axi_ethernet_soft_temac_wrap_v3_00_a.axi_ethernet_soft_temac_wrap because ieee.std_logic_1164 has changed.
# ** Error: (vsim-13) Recompile axi_ethernet_soft_temac_wrap_v3_00_a.embedded_funcs_pack because ieee.std_logic_1164 has changed.
# ** Error: (vsim-12) Recompile axi_ethernet_v3_00_a.axi_ethernet(imp) after axi_ethernet_soft_temac_wrap_v3_00_a.embedded_funcs_pack is recompiled.
# Load interrupted
# Error loading design
 
原因:axi_ethernet_soft_temac_wrap_v3_00_a这个库是xilinx的预编译库,不知道是什么modelsim的版本编的,与我真正使用的版本不匹配了。

解决办法:
vcom -force_refresh -work  axi_ethernet_soft_temac_wrap_v3_00_a
vmap work axi_ethernet_soft_temac_wrap_v3_00_a

可以了

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 4

    粉丝
  • 0

    好友
  • 0

    获赞
  • 0

    评论
  • 174

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 14:43 , Processed in 0.027547 second(s), 16 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部