novatmay的个人空间 https://blog.eetop.cn/novatmay [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

模拟集成电路入门30问之16

热度 4已有 1887 次阅读| 2021-1-29 11:12 |系统分类:芯片设计| 集成电路, 成本计算

16. 如何进行模拟集成电路设计的成本计算?

大家好!今天我讲讲模拟集成电路设计时最开始需要碰到的一个问题:成本计算。虽然有时候我们会看到有些芯片的利润非常高,几乎和毒品的利润类似,但是如果对成本不了解,计算有问题,那么对我们在进行模拟集成电路设计的项目时才能做出更好的决策。

从我个人的经验来看,一般模拟集成电路设计的成本主要分为两大类:有形成本和无形成本。其中有形成本比较好理解,这种成本是能够通过其他对标的材料来进行数量上的计算的成本。而无形成本则是无法通过其他对标的材料来进行数量上的计算的成本。

下面我先来谈谈有形成本的计算,我将有形成本分为了五个成本,他们分别是:晶圆成本、人力成本、封装成本、测试成本、IP成本。这些成本又分为样品成本和产品成本。我会一一进行讲解。

首先晶圆成本是主要成本,它分为样品晶圆成本和产品晶圆成本。其中样品晶圆成本主要是MPW的费用;而产品晶圆成本主要是NRE的费用和量产的费用,这些费用之和构成了晶圆成本,并且在这三种晶圆费用中,主要是NRE的费用,有些公司将晶圆费用和掩膜版费用区别开来进行计算成本,我是不认可的,因为晶圆和掩膜版是一体的,特别是在NRE时的费用就应该包含掩膜版费用,如果NRE成功则量产的费用中掩膜版的费用为0;如果不成功,则量产条件未达到,NRE的费用将翻倍。

人力成本是集成电路设计中的一个非常重要的项目。其中人力成本也分为样品人力成本和产品人力成本。而样品人力成本大部分时候它决定了模拟集成电路设计项目的成功与否;现在在国内的大部分模拟集成电路设计公司将样品人力成本压缩的很低,导致样品人力成本占样品晶圆成本的20%左右,这样可以通过后期的芯片低价作为竞争的策略,其实这对于一个项目而言是非常危险的;所以一般样品人力成本和样品晶圆成本必须在一个可比的级别。一般来说,样品人力成本是样品晶圆成本的80%-100%是一个比较合理的区间,如果在这个区间之外,特别是小于80%,那边这个项目失败的可能性非常大,或者它需要更多的样品晶圆成本来弥补样品人力成本的缺失,不论是经验成本还是能力成本,如果不想从样品人力成本出,就从样品晶圆成本后者产品人力成本里面出。一句话:“出来混,迟早是要还的”。

封装成本也是模拟集成电路设计中的一个比较重要的项目,它也分为样品封装成本和产品封装成本。样品封装成本大部分在开模,或者是定制封装的设计,所以一般来说,样品封装成本单次是比较高的。而对于产品封装成本,成本主要由金线、基板、导电胶,导热胶、屏蔽罩等组成。当然决定产品封装成本高低的还有另一个重要的因素:那就是数量,不同的数量级,其产品成本的差距将是倍数级的,所以这个也是我们在选择项目时需要选择那些用量大的项目,这样在封装成本上才能更有优势,所谓“强者恒强”,我用另一种说法“众者恒强”。

第四个成本是测试成本,这个成本分为样品测试成本和产品测试成本。有些公司喜欢将产品测试成本作为测试成本的,其实这也许在大部分后续项目中是正确的,但是如果对于一个初创公司,它的前几个项目,其样品测试成本其实还是比较高的,因为样品测试成本中包含了样品测试板,样品测试平台仪器等,这些费用属于一次性投入,后面需要通过更多的项目或者样品数量来进行分摊,所以如果公司是开展项目的初期,那边一定要考虑样品测试成本。产品测试成本主要有测试时间和测试数量决定,因为这个工作大部分是有封测厂商来完成,模拟集成电路设计人员主要是提供产品测试方案。

第五个成本是IP成本,这个成本也分为样品IP成本和产品IP成本。由于有些模拟集成电路设计公司为了加快集成电路设计时间,有些模拟模块就从模拟IP供应商处购买。那么在样品阶段,一般样品IP成本是按照次数进行支付;在产品阶段,一般产品IP成本是按照每年一次性收取或者按照销售数量收取。

前面我讲到的是有形成本,这些一般公司都可以看得到,现在我还想讲讲很多公司看不到的成本,我称为无形成本,它主要分为时间成本和机会成本。其中时间成本是模拟集成电路设计所需要重点关注的,因为有时候模拟集成电路设计的竞争就是看谁的设计先出来,只有先出来才有优势,后出来的设计会在商业上处于劣势。一般来说时间成本无法有一个非常准确的计算方式,我这边只能给一个大致的计算方法:如果按照原定时间设计完成并形成销售,按照每天的销售额就可以算出每延迟一天的成本。而机会成本就更加不好计算,因为它是在分析设计的方向是否正确,如果正确那么价值就非常大;我这边也只能按照经验来给陈一个计算的方法:如果这个设计方向错误,那边它的成本就不仅包含发现错误之前发生的有形成本,还包含在发现错误之前从事正确的设计方向而产生的销售额,这两者之和是这个设计的机会成本。

好,总结一下,这一讲我聊了一些模拟集成电路设计的成本,它主要分为有形成本和无形成本,其中有形成本分为晶圆成本、人力成本、封装成本、测试成本、IP成本;无形成本分为时间成本和机会成本。希望这些对大家在进行设计选择时有所帮助!

4

点赞

刚表态过的朋友 (4 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 223

    粉丝
  • 81

    好友
  • 170

    获赞
  • 104

    评论
  • 2445

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 10:52 , Processed in 0.017294 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部