chresty的个人空间 https://blog.eetop.cn/xintaohailang [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Cadence中Sp仿真得到的Zd与Z11之间的关系

热度 14已有 13315 次阅读| 2015-3-2 22:17 |个人分类:软件相关

Cadence仿真时,我们经常使用Sp来仿真输入阻抗,在使用Sp仿真时需要使用Port,并且需要在Port中设置输入源的阻抗,一般来说我们都设为50欧姆的输入源,这样在仿真完成之后会得到S11性能以及Z11性能,那么哪个才是我们需要的输入阻抗呢?

如果我们将S11Smith圆图画出,会发现有一个Zd的参数,那么它是否是输入阻抗呢,还有我们还能得到Z11的性能,它也有实部和虚部。经过仿真分析发现,可以总结出如下结论:

1、        Sp仿真只在输入端加一个Port仿真时,输出端不加Port,且输入Port的源设为50欧姆,那么Zd得到的阻抗(实部和虚部)Z11得到的阻抗完全一致;

2、        Sp仿真同时在输入端和输出端分别接一个Port仿真时,例如输出端此时可能需要一个100欧姆的负载PortZdZ11无法对应,这时只有Zd为电路的实际输入阻抗(包含100欧姆负载效应),而Z11仅仅是当输出端开路时的阻抗;

所以,当输入和输出同时加了Port的时候(很多时候是这样),这时候要想得到电路的输入阻抗必须看S11 Smith圆图中的Zd参数,它才是电路的真实输入阻抗。
当只有输入Port的时候,看Z11就可以了。
13

点赞

刚表态过的朋友 (13 人)

发表评论 评论 (2 个评论)

回复 SamuelShaw 2021-2-22 23:59
谢谢,刚刚遇到这个问题了。
回复 Bayamx 2023-7-7 08:55
Zd指的是ZM吗

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 20

    粉丝
  • 2

    好友
  • 28

    获赞
  • 6

    评论
  • 878

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-10-13 08:58 , Processed in 0.022831 second(s), 16 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部