EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

xxd2000li的个人空间 https://blog.eetop.cn/242865 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

environment variables

已有 242 次阅读| 2024-7-29 00:06 |系统分类:芯片设计

forexample

.cdsenv

layoutXL chainFolds boolean t

.cdsinit

envSetVal("layoutXL" "chainFolds" 'boolean t)

注意两个文件中格式不一样，

CIW:

envSetVal("layoutXL" "chainFolds" 'boolean t)

envGetVal("layoutXL" "chainFolds")

layoutXL设置环境变量：

Options- LayoutXL

XL Probe hilite drawing通过hilite drawing9 去probe pins nets and device

对于placement constrains 通过annotate drawing3，去highlight layout上的元件。

highlight incomplete nets 显示不完整的线网，是通过y0-y9

如果显示过程信息在ciw 上，可以在.cdsenv, 或者ciw上设置

envSetVal(“layout XL” “info Window”‘boolean nil）

收藏分享邀请举报

全部作者的其他最新日志

• 学习
• CDF参数的学习
• vituoso 保存default
• 指定hcell后， LVS EXPAND SEED PROMOTION NO|YES
• 设置usefulskew 的区间范围

评论 (0 个评论)

xxd2000li

0
周排名
0
月排名
0
总排名
2
关注
1
粉丝
6
好友
1
获赞
0
评论
276
访问数

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 15:26 , Processed in 0.016992 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部