已有 1245 次阅读| 2024-5-5 21:57 |系统分类:芯片设计
原来的layout ports为0,原来是我label层次没打对,现在lvs通过啦!
评论
查看 »
手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图
GMT+8, 2025-11-24 12:06 , Processed in 0.017200 second(s), 7 queries , Gzip On, Redis On.