第7章 电阻和电容的匹配

匹配的目的

大部分集成电阻和电容有±20%-±30%的误差，在同一集成电路中两个相似器件的比率可以优于±1%，在很多情况下甚至优于±0.1%。为获得确定的常数比率而专门制作的器件称为匹配器件。模拟集成电路的精度和性能一般都依靠器件匹配获得。

7.1 失配的测量

7.1.1 什么是失配  两器件间的失配通常表述为测量比率相对于预期比率的偏离（比率为1:1的器件）。

                            任何两个器件之间的失配等于其测量比率与预期比率之差除以预期比率（比率不是1:1的器件）。

7.1.2 平均失配m_δ  所有失配的和除以样品单元总数N。用于衡量匹配器件间的系统失配或偏差。

7.1.3 失配的标准偏差s_δ  量化了由于工艺条件或者材料性质的统计波动而引起的随机失配。

7.1.4 失配指标  3-∑失配：平均失配的绝对值加上3倍的标准偏差。

                         6-∑失配：平均失配的绝对值加上6倍的标准偏差。

                         所有单元中，应该只有不到1%的单元的失配比3-∑失配大，而几乎没有大于6-∑的单元。工业界也一般  4.5-∑来衡量工艺的质量。

7.2 失配的原因

随机失配来自尺寸、掺杂、氧化层厚度及其他影响器件值参数的微观波动。通过合理选择器件值和尺寸能够将这些影响减到最小。

系统失配源于工艺偏差、接触电阻、电流的不均匀流动、扩散相互影响、机械应力、温度梯度及许多其他原因。

7.2.1 随机变化  

所有器件在尺寸和构成上都表现出微观的不规则性。这些不规则性分成两大类。

（1）边变化( peripheral variation ）：只发生在器件边缘，与器件的周长成比例；

（2）面变化( areal variation )：发生在整个器件上，与器件的面积成比例。

（3）大部分集成器件的匹配主要取决于面变化。

面变化建模公式：

式中，m和s分别是有源面积为A的器件的某一参数的平均值和标准差。比例常量k叫做匹配系数，这个系数的幅值取决于失配源。

两个器件之间失配s_δ的标准偏差：

式中，m₁和m₂是每个器件所研究参数的平均值，s₁,和 s₂是该参数的标准偏差。

两式构成了计算各种类型集成器件随机失配的基础。

电容：

两电容之间的失配的标准偏差（两个等值匹配电容）：

 式中，k_c是电容的失配系数。

结论：

（1）这个公式阐明了电容尺寸和电容匹配之间的基本关系。为了把随机失配减小到原来的1/N，电容必须增加到原来的N²倍。

（2）把随机失配减到很小的尝试很快就会处于得不偿失的境地。相当精确的匹配电容只能通过校正得到。

任意两个电容C₁和C₂间的失配：

结论：

（1）匹配电容中的较小者对失配起主要作用，这说明不宜采用大电容比例。

（2）如果较小的电容被做得很大以保证合理的匹配，那么较大的电容就会消耗过多的面积。

（3）寄生效应使得通过串联方式制作具有明确且可控电容值的电容器非常困难。

（2）只要可能，电路中应该避免使用大比例的匹配电容。

电阻：

两电阻之间的失配的标准偏差（两个等值等宽度匹配电阻）：

式中，k_R是电容的失配系数。

结论：

（1）随机失配与电阻平方根成反比。这个关系与电容匹配关系相同。对于电阻和电容而言,必须把值增大为原来的4倍才能使失配变为原来的1/2。

（2）随机失配与电阻宽度成反比。保持一对匹配电阻的阻值不变而将宽度加倍，失配变为原来的1/2。

（3）大的匹配电阻可以做得比小的匹配电阻窄很多。

任意两个等宽度电阻的失配：

结论

（1）两个不同尺寸电阻间的失配主要取决于阻值较小者。

（2）通过增加电阻的宽度减小失配，会使面积增加很大。另一个更好的方法就是把一些等值的电阻段并联起来构成这个较小电阻。

7.2.2 工艺偏差 

在光刻、刻蚀、扩散和离子注入的过程中图形会收缩和扩张，图形的绘制宽度与实际宽度之差构成了工艺的误差。工艺偏差会在设计较差的器件中引入主要的系统失配。

电阻：

（1）宽度：大多数工艺步骤至少有0.1μm的偏差，这0.1μm的偏差将在宽度方向上产生较大的失配。只要采用相同宽度就可以消除工艺偏差。

（2）长度：大部分电阻的长度是由它们的接触孔位置决定的。避免这一偏差最简单的方式就是把匹配电阻分解成具有相同尺寸的电阻段。

电容：

（1）理论上，当匹配电容的面积-周长比相等时，它们对工艺偏差不敏感。

（2）对于两个等值电容的情况，可以通过采用相同形状的电容来实现。

（3）通常把相同的匹配电容绘制成正方形。

（4）如果电容值不是成简单的比例，则问题变得更加困难。尽管小电容仍要绘制成正方形，但大电容要绘制成矩形。

（5）工艺偏差不是常量，实际上取决于所研究图形的尺寸。

（6）矩形电容的工艺偏差并不精确等于正方形。对于大比例的情况，问题变得更加严重。矩形电容也增加了周长波动对随机失配的影响。

（7）实际上，当电容比率大于1.5∶1时，则不应该再根据理论公式来设计电容。在这种情况下，设计者应该采用匹配子电容或单位电容阵列。

7.2.3 互连寄生 

电阻：

（1）把器件连入电路的导线会引起系统失配。

（2）当制作精确匹配电阻时必须考虑导线电阻，特别是电阻阵列中电阻段之间的跳线电阻。导线电阻对于小电阻的影响更大一些。

（3）一般来说，只要电阻段小于500Ω，就要仔细地考虑跳线电阻。对于特精确的电阻阵列，即使每一个电阻段高达1kΩ，跳线电阻也是一个影响因素。

（4）通过增加单个电阻段的值来减小导线电阻的影响，然而通常会消耗过多的空间。

（5）另一种方式试图通过尽可能减小跳线长度和在一般只需单个通孔的地方放置多个通孔来减小跳线电阻。

（6）在许多情况下，通孔电阻是跳线电阻的主要组成部分，所以高精度匹配可以通过简单地在每根跳线上插入通孔对实现[无论实际上需要与否]。这种方式并不总能达到所期望的效果，因为通孔电阻可能会变化很大。当然可以在一个通孔即可满足要求的每一点插入两个或更多的通孔。

（7）还有一种方式试图匹配跳线电阻。

电容：

（1）精确匹配电容很容易受到导线寄生电容的影响，从而产生系统失配。

（2）通过增加单个电容的尺寸可以实现导线电容最小化，但这常常并不可行，其原因或者是因为面积的考虑，或者是因为电路需要特定的电容值。

（3）如果导线寄生电容影响很大，那么应该调整各导线的长度，使它们的比率与对应电容的比率匹配。

（4）通过插入凸起或加入一端不通的分支线可以有效地增加导线的长度。

（5）无论哪种情况,互连导线的所有部分应该具有相同的宽度以保证边缘电容匹配。

（6）如果导线由不止一层的金属构成,匹配性要求每条导线位于不同层的金属比例相同。

（7）如果一条导线的一部分被另一层金属覆盖，那么每条导线必须有相同比例的部分以相同的方式被覆盖。

7.2.4 版图移位 

NBL阴影 N型埋层热退火引起的表面不连续向上传递通过气相外延过程淀积的单晶硅层，产生的表面不连续在光学显微镜下(特别是采用横向光照时)非常模糊。该图像称为NBL阴影，是随后扩散的对准标记。

版图移位 在外延生长的过程中的横向移位

版图失真 不连续的各边偏移量不同，从而引起版图失真。

版图冲失 表面不连续在外延生长中偶尔会完全消失，从而引起版图冲失 ( pattern washout )。

版图移位、失真和冲失是同一个潜在现象的不同表现。在气相外延过程中,反应物分子吸附在硅表面，横向移动直到找到合适的位置使它们融入生长的晶格。晶格和表面交叉处暴露出的微台阶促进了某一特定晶向的晶体生长，并且随着外延的进行引起表面图形的移位。

（1）版图移位的幅度取决于被吸附反应物的迁移率和晶向。更大的压力、更快的生长速率以及在反应物中采用氯作为替代原子都会增加版图移位，而更高的温度往往减小版图移位。

（2）只要基于NBL工艺设计匹配器件版图，版图移位就成为一个潜在的问题。如果NBL阴影与器件相交，则可能会影响扩散和离子注入，并可能引起器件值的微小偏移。

（3）不是所有的器件都会受版图移位的影响，电容一般不与NBL相交，多晶硅电阻通常在场氧化层之上。

（4）扩散电阻通常在含有NBL的隔离岛或阱中。HSR电阻特别容易受到影响，因为其极薄的高值注入与深扩散相比更易受表面不连续的影响。

（5）把NBL从元件的下方移走。这样可以消除NBL阴影，但也增加了不必要的隔离岛电阻，使电路更易受闩锁效应的影响。

（6）更好的方法需要知道版图移位的方向。如果NBL阴影向右移，则应该增加NBL左边缘超出元件的程度，以保证即使在最差的版图移位和有对版误差的情况下，NBL阴影也不与器件相交。这通常要求NBL至少超出元件版图移位量的120%。

（7）如果没有关于版图移位方向的经验数据，则NBL必须覆盖器件所有的易受NBL阴影侵入的边。

（8）如果没有关于版图移位量的信息，则NBL至少应该超出元件150%的外延厚度。

7.2.5 刻蚀速率的变化 

在一定程度上，刻蚀速率取决于多晶硅开孔的形状。大的开口可以确保进入更多的刻蚀剂，因此比小的开孔刻蚀速率快。与此相应，对大开孔边缘处侧壁的侵蚀要比小开孔的严重，这种效应使得距离很远的多晶硅图形比紧密放置图形的宽度要小。尽管这些刻蚀速率的变化很小,但足以产生严重的系统失配。

电阻：

当很多多晶硅条并排摆放时，只有阵列边缘的电阻条才会受到刻蚀速率变化的影响。虚拟(陪衬)电阻( dummy resistor )(或刻蚀保护环）常常添加到匹配电阻阵列的两端，以保证刻蚀的一致性。

（1）虚拟(陪衬)电阻和邻近电阻的间距必须与阵列中电阻的间距匹配。多晶硅图形宽度对刻蚀速率的影响很小，所以虚拟(陪衬)电阻的宽度可以比它们所保护的电阻小很多。这种设计略显不足之处就是虚拟(陪衬)电阻没有电连接。因为对其进行隔离的氧化层是极好的绝缘体，因此静电荷能够在虚拟(陪衬)电阻上积聚。这种电荷会影响邻近电阻的性能。把虚拟(陪衬)电阻接地或其他合适的低阻节点可以消除所有静电调制的可能性。这种预防措施通常是不必要的。

（2）另一种较少采用的形式是使用连续的环绕电阻阵列的多晶硅环制作虚拟(陪衬)电阻。干法刻蚀产生很强的电磁场来产生和驱动反应离子，这些场与多晶硅环相互作用产生环路电流，在刻蚀的最后时刻影响刻蚀速率。建议使用分离虚拟(陪衬)电阻代替闭合的环形电阻。如果必须使用环形结构，则应在某处断开，以避免环路电流。

电容：

当对电容阵列进行匹配的时候，虚拟(陪衬)电容应该放置在电容阵列的四周。通常应对虚拟(陪衬)电容进行电连接，从而使它们能够屏蔽杂散静电场对匹配电容的影响。

7.2.6 光刻效应 

光刻能以不同的方式引入系统失配。曝光过程中会发生光学干扰和侧壁反射，显影过程中会发生刻蚀速率变化。这些机制会引起线宽的变化，对于较窄的图形结构（如电阻)要尤为注意。

（1）只有最窄的特征才能表现出明显的干涉效应。实际上，尺寸等于或大于1μm的器件不受干涉引起的失配的影响。除非绝对必要。否则匹配器件不能采用亚微米尺寸。

（2）由于存在从邻近结构反射的可能性，非常窄的图形仍然会引起问题。需要再次强调，匹配器件应避免使用亚微米图形。

（3）显影时降低晶圆的旋转速率能够减小光刻胶的显影变化，但是最好的解决办法是对所有需要匹配的器件增加虚拟(陪衬)单元，无论这些器件是通过淀积还是扩散的方法得到。

7.2.7 扩散相互作用 

形成扩散区的杂质并不都存在于结边界之内。考虑在N型外延层上进行P型扩散的情况扩散区中心处的受主杂质浓度远高于施主杂质浓度，这个区域的硅是P型。越向外移动,受杂质浓度越低，而施主杂质浓度不变。在冶金结处受主杂质浓度等于施主杂质浓度。冶金结外的受主杂质浓度低于施主杂质浓度，硅变为N型。在冶金结外某处,受主杂质浓度降低到可忽略的数量级。位于冶金结外的那部分杂质称为扩散区的尾部。

两个相邻扩散区的尾部将相互交叉。如果二者是相同类型的,则它们的尾部相加,两扩散区互相增强。与两扩散区相互分开的情况相比，它们的薄层电阻略微减小，宽度稍稍增加。如果两扩散区掺杂类型相反，则情况恰好相反。相交的尾部彼此削弱，使二者的薄层电阻都略微增加，而宽度稍稍减小。

把电阻端头稍微延长到阵列外，从而减小了出现扩散相互作用的可能性。因为紧凑的折叠结构能够补偿基区端头延伸所消耗的面积，所以这种修改不需或只需增加很小的面积。

一个HSR电阻合并到一个包含深N+侧阱的隔离岛内。深N+扩散紧邻电阻体区。深N+区的横向扩散大于其他大部分类型的扩散，所以出现不希望的扩散相互作用的机会更大。重掺杂磷的深N+区可产生晶格缺陷，可通过一个与发射区外推类似的机制增加邻近区域的扩散速率。当这两种机制互相增强的时候，会产生严重的扩散相互作用影响。把深N+侧阱放在电阻一个端头之后，从而对器件的电阻值只有很小的影响或没有影响。

7.2.8 氢化 

氢补偿 在金属化系统的淀积和刻蚀过程中会引入氢。氢渗入氧化层并在其中作为可动离子。当氢原子扩散到硅区的边缘处时能够通过两种机制中的任意一种影响器件的工作。第一，氢原子能够与悬挂键结合,从而消除表面态；第二，氢原子实际能够扩散进入硅中，与硼原子形成弱的分子化合物。这些化合物在室温下不电离，所以化合后的硼原子不再起受主作用。这种机制被称为氢补偿。

氢通过消除晶粒间界的悬挂键和氢补偿能够影响多晶硅电阻的阻值。后一种机制只出现在P型电阻中，因为晶粒间界对多晶硅电阻率起决定作用，所以即使在P型电阻中它也只起很小的作用。

氢不能扩散穿过金属，而且金属化系统中采用的某些材料(如钛等)都会强烈地吸附氢，因此氢化作用引起的变化常常发生于芯片金属化部分和暴露部分之间。特别是多晶硅电阻上面存在金属板或导线会严重影响它们的值。

跳线内折到电阻之上以节省面积，但各电阻段上的金属覆盖量的不同会导致金属化诱发失配。跳线外折可减小金属对电阻有源区的交叠量。即使已采取了通过加入虚拟(陪衬)金属线匹配内折阵列中各部分的金属覆盖量的措施，但经验表明外折方式一般能提供更好的匹配。向外折叠的阵列需要通孔，这些通孔要引入它们自己的失配。

如果可以选择的话，应该尽量使用磷电阻而不是硼扩散电阻。磷不受氢补偿影响，而且磷可选择性地积累在晶粒间界处，并能够减少悬挂键的浓度。然而，在选择掺磷多晶硅作为电阻材料之前，应该首先比较每种类型相似电阻间的随机失配，从而确定掺磷多晶硅的随机失配是否大于其他材料。

7.2.9 机械应力和封装漂移 

硅具有压阻特性，在受到压力的情况下电阻率会发生变化。当受到的压力不同时，精确电阻之间就会产生失配。因为机械应力对普通电介质的大小和介电常数几乎没有影响，所以几乎不会对电容产生影响。

应力问题的严重程度还取决于具体的封装方法。

（1）金属壳和密封陶瓷封装：

优点：应力最小

缺点：成本高且不方便

（2）塑料封装：

优点：成本低，机械强度高

缺点：应力大

封装漂移  硅和环氧树脂热膨胀系数之差产生的残余应力在封装时被永久存留在被封装的器件中，封装前后电学参数发生变化，称为封装漂移，与残留应力的大小成正比。