第一章

1.1 半导体

1. 金属、半导体和非金属之间的差别源于各自原子中的电子排布方式；√

2. 电学特性介于金属和非金属（如：硅和锗）被称为半导体；√
   

3. 每个原子由带正电的原子核及原子核周围的电子云组成；√

4. 电子num=质子（原子核中）num=元素的原子序数；√

5. 电子增加，壳层由里向外被填充，最外层或价层可以不完全填充；√

6. 占据最外层的电子被称为价电子->决定大部分的化学和电学特性；√

7. 价层被填满的原子具有特别稳定的结构，价层未被填满的原子通过交换或者共用电子形成满价层结构。（最右边的元素是满价层结构）；√

8. 因静电引力，原子之间会形成3种类型的化学键；√

9. 金属键形成于金属元素之间，如钠原子，每个原子都有一个价电子围绕内壳层旋转，静电力使钠原子具有规则的晶格结构，失掉的价电子能够在晶体里自由移动，因存在大量自由电子，从而金属钠为极好的电导体-> （金属是极好的良导体，金属产生金属光泽和高热传导率）√

10. 金属都是依靠金属键将大量的自由价电子和严格位于晶格格点的带电原子核结合在一起形成的；√
    

11. 离子键形成于金属原子和非金属原子之间，如NaCl ，钠原子有一个价电子，而氯原子缺少一个电子，钠原子可以将一个电子给氯原子，即两个原子都能拥有填满的最外层；√

12. 固态氯化钠由排布于规则晶格格点的氯离子和钠原子组成，并形成晶体，由于所有电子都被束缚在不同原子的壳层中，因此晶体氯化钠是电的不良导体；√

13. 共价键存在于非金属原子之间，如氯原子，每个原子有7个价电子，每个原子都贡献一个价电子形成共用电子对，即形成共价键；

14. 缺少自由价电子-> 非金属不导电且缺乏金属光泽；√

15. 电中性分子并不是很强烈地相互吸引，所以许多非金属在室温下通常为气体；√

16. 半导体原子之间也形成共价键，如：硅原子，每个原子都有4个价电子，理论上两个硅原子共享全部外层电子×，但8个电子聚集在一起会强烈相互排斥，所以实际情况：每一个硅原子和周围4个硅原子形成一个共用电子对，原子相互之间的共价键形成了分子网络，所有的价电子都用于形成晶格结，所以硅是一种不良导体；√

17. 在所有IV族元素中，只有硅和锗具有中等强度的价键，所以硅和锗是半导体，碳属于非金属，锡和铅属于金属；√

1.1.1  产生与复合

1. IV族元素的导电能力随原子序数成正比，碳（金刚石，绝缘体）＜硅（半导体）,锗（半导体）＜锡,铅；√
   

2. 实验证明：纯硅和锗中有少量可测量的自由电子浓度，即存在某种机制打破共价键所需的能量；√

3. 来源于晶格的无规则热运动，热能随机分布，某些电子可以拥有更高的能量，价电子脱离晶格所需的能量被称为带隙能量；√

4. 带隙能量高的材料拥有牢固的共价键-> 拥有的自由电子数少；√

5. 带隙能量低的材料拥有更多的自由电子->具有更好的导电能力；√

6. 电子离开晶格对应产生一个空位，满价原子现缺少一个价电子，因而带正电；电离的原子从附近的原子获得一个电子，电子空位在不同原子之间转移->电子空位被称为空穴；√

7. 假设晶体中有电场穿过，带负电的自由电子向晶体的高电位端移动，空穴朝着晶体的低电位端运动；√
   

8. 空穴的迁移率低于电子（在体硅中，空穴和电子的迁移率的典型值分别为：480cm²V^-1s^-1和1350cm²V^-1s^-1），是低效率的载流子，器件的性能取决于它的载流子类型是空穴还是电子；√

9. 电子朝正电势方向运动，产生电子流，空穴朝负电势方向运动，产生空穴流，总电流=电子流+空穴流 ；√

10. 载流子：空穴 or 电子

11. 价电子离开晶格同时产生空穴，即，载流子通常成对产生，晶格吸收能量会产生电子-空穴对；√

12. 载流子也是成对复合；在直接带隙半导体中，空穴和电子相撞时，电子进入空穴，修复共价键，电子获得的能量以光子形式辐射出去；√

13. 发光二极管（LED）依靠电子-空穴对复合原理发光；磷光体暴露在光中会产生电子-空穴对，逐渐积累，复合过程引起发光；√

14. 硅和锗是间接带隙半导体，电子和空穴的碰撞不会引发载流子的复合，电子虽然会瞬间落入空穴中，但量子效应会阻止光子的产生，电子不能释放过剩的能量，立刻从晶格中弹出，从而形成电子-空穴对；√

15. 在间接带隙半导体中，复合发生在特殊位置被称为“陷阱”，陷阱或外来原子使晶格变形，陷阱可以捕获经过的载流子，陷阱吸收了释放的能量，很容易复合；√

16. 间接带隙半导体中，载流子复合的陷阱成为复合中心，半导体的复合中心越多，则载流子产生与复合之间的平均时间就越短--载流子寿命，限定器件的开关速度；√

17. 为提高开关速度，可以向半导体中加入复合中心，如金原子，过度金属（铁或者镍）等；√

1.1.2 非本征（杂质）半导体

1. 本征半导体仅有少量的由热运动产生的载流子，较低电导率，加入某些杂质可以增加载流子的数目，导电能力接近于金属；√

2. 掺磷硅：典型非本征半导体，磷属于V族元素，5个价电子，4个电子与周围原子共享，还有1个未被共享的电子，它被磷原子排斥，自由地游荡在晶格结构中，即，掺入的每个磷原子都可以产生一个自由电子；√

3. 电离的磷原子所带的电荷是不可移动的，他是满价的，因为并没有形成空穴，空穴是由满价层中的电子离开形成的电子空位；

4. 磷，砷和锑被用作硅的施主杂质（给半导体贡献电子的元素称为施主杂质）√

5. 掺入施主杂质的半导体称为N型半导体。重掺杂的N型硅记为N+，轻掺杂的记为N-。(+- 代表施主杂质的相对数量，实际也很少)；√

6. N型硅多数载流子：电子，少数载流子：空穴；√

7. 严格说：本征半导体中既没有多数载流子也没有少数载流子，两种载流子数目相等；√

8. 掺硼硅：典型非本征半导体，硼是III族元素，3个价电子，与周围4个原子不能形成第四个键，所以有一个电子空位形成空穴，空穴可以移动，空穴离开，即被电子填充，硼原子会因为价层存在一个过量的电子带负电，电离的硼原子所带的电荷是不可移动的，且对导电能力无贡献，硅中每加入一个硼原子就可以产生一个可移动的空穴；√

9. 用作杂质的任何III族元素都可以从相邻原子中接收电子，这些元素被称为受主杂质；√

10. 掺入受主杂质的半导体成为P型半导体，重掺杂的P型硅通常记为P+，轻掺杂的记为P-；√

11. P型硅多数载流子：空穴，少数载流子：电子；√

12. 半导体中能够同时掺入受主杂质和施主杂质，所以可以通过加入过量的施主杂质将P型硅转化成N型硅，同理，反之也可；√

13. 刻意加入极性相反的杂质来改变半导体类型的方式称为“反型掺杂”↑；√

14. 若反型掺杂进行到极限，及相同比例的受主和施主原子组成，原子数目精确相等，即晶体中只含有极少载流子，表现为本征半导体，如砷化镓，它是III-V族化合物，砷化镓，磷化镓，锑化铟等；√

15. 砷化镓被用来制造超高速固态器件，硫化镉是一种典型的用于制造光电探测器的化合物；√

1.1.3 扩散和漂移

1. 扩散是热运动引起的随机运动；√

2. 漂移是在电场作用下载流子的单向运动；√

3. 半导体中的载流子是沿随机方向运动，直至与另一个原子发生碰撞，载流子被该原子弹出并朝着不同方向继续运动直至再相撞；√

4. 载流子在撞到原子之后会失去一些能量，使得载流子运动速度减慢，原子开始振动；若当载流子与振动的原子碰撞后实际可能会获得能量，从而载流子运动加快，原子振动减慢；√

5. 内部载流子运动的晶格持续振动所产生的微观现象成为“热”，温度越高，载流子速度越快，晶格振动越剧烈；√

6. 扩散电流总是从载流子浓度高的地方流向载流子浓度低的地方，除特殊情况外，扩散电流最终将在晶体中重新均匀分布载流子，然后消失；√

7. 只有强电场才可以瞬间增加载流子的速度，但是弱电场，虽然对载流子瞬态速度的影响可以忽略不计，但长时间后，仍可以移动载流子从而产生电流，电子朝正电势方向漂移，空穴朝负电势方向漂移，载流子的漂移形成了漂移电流；√

8. 电场决定载流子在导电物质中的漂移速度；（弱电场至中等强度电场，电流与电压成线性关系：欧姆定律）√

1.2 PN结

1. P型区和N型区之间的界面称为PN结，两者没有接触就不会出现结；√

2. P型硅中有大量的多子空穴和少量的电子，N型硅中有大量多子电子和少量的空穴；√

3. 硅中从过量施主到过量受主的转换之处称为“冶金结”，对载流子的流动不构成任何障碍；√

 3. 接触之后，冶金结对载流子的流动不构成障碍，载流子沿两个方向的扩散都通过结，结两侧的少子浓度都超过单独掺杂时；√

 4. 扩散通过结产生的过量少子称为“过量少子浓度”；√

1.2.1 耗尽区

1. 扩散后，结两侧过量少子形成两个效应:

   载流子建立电场：N型硅中过量少子（空穴）提供正电（P型硅过量空穴扩散到N型硅中），P型硅中过量少子（电子提供负电（N型硅中过量电子漂移到P型硅中），形成电压，N型区相对于P型区为高电位（N高P低）；√

   电离杂质原子：他们不能移动，N型硅带正电的电离杂质，P型硅带负电的电离杂质，（N高P低）

   两部分叠加，存在通过结的电场。√

2. 载流子在电场作用下发生漂移，P型硅处带负电（扩散后存在过量电子）吸引空穴，N型硅带正电（扩散后存在过量空穴）吸引电子，即漂移逐渐抵消扩散；√

3. 扩散电流与漂移电流趋近相等方向相反时建立平衡，结两侧少子浓度也达到平衡值；√

4. 平衡时的PN结电压称为：内建电势差或者接触电压，典型的硅PN结中，内建电势差的值可以从零点几伏到1伏；√

5. 内建电势差：重掺杂高于轻掺杂（更多载流子->更大扩散电流->更大漂移电流->更强的电场）√
   

6. 内建电场形成原因：电离杂质原子的分离和带电载流子的分离，带电原子占据的区域形成强电场，任何进入此区域的载流子会快速通过，即，此区域都只有极少量的载流子，此区域被称为空间电荷区（耗尽区）；√

7. 耗尽区的厚度取决于两侧的掺杂水平，重掺杂具有窄的耗尽层，轻掺杂的具有宽的耗尽区；如果结的一侧的掺杂浓度要远远高于另一侧，耗尽区向轻掺杂的方向延伸得更多，下图中说明这种结的N型区比P型区掺杂轻很多；√

8. 书中总结PN结特性：载流子扩散通过结从而在耗尽区两侧形成过量的少子浓度，电离杂质原子的分离形成耗尽区的电场，阻止多子穿越耗尽区，即使极个别穿越的多子最终也会被扫回另一侧；√
   

1.2.2  PN结二极管

1. 二极管有两个引线端，与P相连的叫阳极，与N相连的叫阴极；两个引线端将其连入电路；√

2. 二极管的符号由代表阳极的箭头和代表阴极的垂直线组成，二极管能够按照箭头的指向单向导电（电流方向）；√

3. 二极管工作原理：

   ▲将一个可调电压源连接在二极管上 :  

   若电压源置为零，二极管处于零偏状态，没有电流流过零偏二极管；

   （备注：与平衡状态结相同，结内只有内建电场，二极管接入电路时，导线与硅之间的接触电压平衡了结的内建电势差，无电流通过电路）

   若二极管的阳极与电源负极相连，阴极与电源正极相连，二极管处于反偏状态；

   （备注：P型区相对N型区的电势升高，两侧电压偏大，过量少子继续被扫回，增大的电压使两侧更多杂质原子电离，反偏电压增加，耗尽区展宽）

   若二极管的阳极与电源正极相连，阴极与电源负极相连，二极管导通，较大电流；

   （备注： 加在引线两端的电压与内建电场方向相反，结电压减小，耗尽区变窄，电场产生的偏移电流也同时减少，越来越多的多子能够穿越耗尽区而不被电场扫回；

    下图：载流子的流动情况：空穴从阳极通过结注入阴极，电子从阴极通过结注入阳极，图示二极管中，通过结的空穴流超过了电子流，因为阳极区比阴极区掺杂更重【耗尽区的厚度】，阳极区的多子空穴多于阴极区的多子电子，一旦这些载流子穿越结区，即变成少子与另一侧的多子复合。）

   
   

   
   

   流过正偏二极管的电流与所加电压呈指数关系，室温下的硅PN结，电压大约在0.6V就可以充分地正向导通；

   二极管反偏时的小电流被称为反向导电流或漏电流，漏电流是耗尽区中热生成的少量少子产生的，半导体器件最高工作温度受漏电流的限制；对于硅集成电路来说，普遍接受的最高结温度是150℃；

   
   

4. 单向导电的器件称为整流器；√

1.2.3 肖特基二极管（目前还没有接触过，仅仅大致了解）

1. 半导体和金属之间形成整流结，称为肖特基势垒；->制作出得半导体器件称为肖特基二极管；√

2. 具体实例：铝金属与轻掺杂N型硅，铝中充满了电子，N型硅中的电子要远少于铝，一般认为电子会从铝扩散到硅中，但铝与硅的电子结构不同，铝的电子比硅中的电子具有更低的势能，所以扩散需要获取额能量；铝和硅之间的电势差代表了一个将电子固定在铝中并阻止它们向硅中，这个势垒促进电子从硅向铝迁移：电子离开N型硅中，留下电离杂质原子形成耗尽区，到达铝的电子在铝表面的一个薄层内堆积，即金属到硅的电子扩散抵消硅到金属的电子漂移，铝中过量的电子形成电势差，即被称为肖特基势垒的接触电势差。

1. 肖特基二极管取决于工作时的过量多子数量，被称为多子多子器件的开关速度不受复合速度限制，即多子器件可以工作在远高于少子器件的开关速度下；

2. 偏压特性：N型硅构成阴极，金属构成阳极，与PN结二极管类似，并具有类似PN结二极管的温度特性；√

3. 反偏下的肖特基二极管半导体端接高电位，金属端接低电位，产生的电压增强了接触电势差，耗尽区展宽平衡电场的增强，即恢复平衡态，二极管中只有极小电流通过。√

4. 正偏下的肖特基二极管金属端接高电位，半导体端接低电位，产生的电压削弱接触电势差，耗尽区宽度变窄，最终接触电压完全被抵消，电压将电子从半导体通过二极管扫向金属，此时便有电流流过二极管。√
   

1.2.4 齐纳二极管

一般情况下，只有很小的电流流过反偏PN结，漏电流将近似保持恒定直到反偏电压超过某个临界值为止，PN结电流开始迅速增大； 

PN结反向击穿图示：反偏电压超过某个值时，PN结电流开始迅速增大，即反向击穿，通常限定固态器件的最大工作电压；

1. 雪崩倍增：一种造成反向击穿的机制，

2. 反偏PN结，耗尽区随偏置电压的上升而加宽，强电场加速少量载流子穿越耗尽区，这些热载流子与晶格原子相撞会将价电子撞落产生多余的载流子（碰撞电离），一个载流子通过碰撞产生大量载流子，（一个雪球引发雪崩），即产生电流激增；

3. 隧穿：量子过程，可以使粒子在任何障碍下移动一小段距离，只要耗尽区足够窄，载流子就可以隧穿越过它，由隧穿引发的反向击穿称为齐纳击穿；
   

4. 结的反向击穿电压取决于耗尽区的宽度，耗尽区越宽击穿电压越高，结掺杂轻的一侧确定耗尽区宽度，即确定击穿电压；

5. 击穿电压低于5V时，耗尽区很薄，齐纳击穿占优势；击穿电压高于5V，雪崩击穿占主要机制；

1.2.5 欧姆接触

1.3 双极型晶体管

1. 双极型晶体管是可以放大信号的器件；

2. PNP 、NPN ：基区夹在发射区和集电区中间；

3. 发射极线上箭头代表正偏时发射结常规电流方向；

1. 两个结都反偏（或零偏）的晶体管处于截止状态；

   A：发射结电压为0V，集电结电压为5V

2. B： 基级 10uA电流注入，基级电位抬高，发射极接地，即：目前发射结正偏，集电结仍然处于反偏；

   发射结正偏，集电结反偏，正向放大区；发射结反偏，集电结正偏，反向放大区；

1.3.1 Beta （简要了解一些）

1. 晶体管的电流放大能力表示：集电极电流与基级电流之比，被叫做：电流增益或beta，符号表示为：β 或 h_FE ；

2. 典型集成NPN管的β值大约为150；

3. 晶体管β值取决于：发射区复合和基区复合过程；

4. 基区复合过程影响因素：中性基区的宽度，基区掺杂和复合中心的浓度

5. （基区越薄，降低复合的可能性；轻掺杂的基区较低的多子浓度使复合可能性降低）

6. 大多数NPN晶体管使用中等掺杂的窄基区，两侧为重掺杂的窄发射区和轻掺杂的宽集电区；

1.3. 2 I-V特性 

1.4 MOS晶体管

1. 场效应晶体管（FET）

2. MOS电容器件分析：两个电级组成，一个金属（栅极），一个杂质硅（背栅/体区/body），通过一层薄氧化层（栅绝缘）分割；

3. MOS电容的电学特性：

   A：栅极电压为0伏，金属栅和body区之间的电子电子势能差导致存在微小电场，金属极板偏置略高于P型硅，所以body区的电子会被吸引到表面，同时排斥表面存在的空穴；但是该电场比较若，即对器件影响很小；

   B：栅极电压为3V，P型硅（多子空穴，少子电子）的多子驱离表面，形成了耗尽区，少子会逐渐拉至表面，出现一个薄层，如同一层掺杂类型相反的硅（掺杂极性反转称为反型），反型硅层被称为沟道，栅极电压逐渐增强时，电子逐渐累积，反型加剧；

   沟道刚开始形成时的电压称为：阈值电压Vt，即栅极和body之间的电压小于阈值电压将不会形成沟道，反之，超过就会形成沟道；

   C：栅极电压为-3V ，反偏，空穴被吸附至表面，电子驱离，即硅表面掺杂很重，器件处于堆积状态；

1.  MOS电容可用于形成MOS晶体管，即，在栅极两侧分别增加选择性掺杂的区域，两个区域一个是源区，一个是漏区；

2.  若源区与body接地，漏区接正电压（N管）A

       栅极和body区不超过阈值电压，即不会形成沟道，漏区与body区形成PN结反偏；

       栅极电压超过阈值电压，栅介质层下形成沟道（反型掺杂），即相当短接源漏两端的N型硅薄层，电子电流从源区通过沟道流向漏区；

3.      书中总结：只有在栅-源极电压Vgs 超过阈值电压Vt时才会产生漏极电流 ；

  多数情况下，源区漏区作用相同，对调不会影响器件的性能，器件是对称的；

  定义规定：载流子从源区流出，流入漏区，源区和漏区的确定取决于器件的偏置，这是需要指定哪个是漏极，哪个是源极；

  非对称MOS管中，源区和漏区的掺杂以及形状都是不同的，

   B： PMOS ：栅极相对于body区偏压为负时，空穴被吸引至表面，形成沟道，即PMOS的阈值电压为负；

1.4.1 阈值电压

  MOS管阈值电压：body 与源极相连，形成沟道所需的栅-源偏压。

  影响阈值电压因素：  

1. 主要因素：背栅掺杂（衬底掺杂）越重，越不容易形成反型（沟道），则需更强电场，即阈值电压上升；

                   通过增加栅介质层表面下的杂质进行调整实现对沟道的掺杂--离子注入

2. 厚介质层会增加阈值电压；

1.4.2 I-V特性

1.5 JFET 晶体管