Redhawk 的 tech file 前面几期聊得差不多了，后面找机会再深入一点；开始聊聊redhawk flow 里面需要的第二种文件: GDS2DEF.

Redhawk 流程输入里面需要如下design 相关的文件：

1） Tech lef

2） Standard cell 的lef

3） 各种macro 的 lef， 例如I/O, Memory， PLL等；

4）Top cell 的 DEF， block 的DEF；

5） gds2def

前面3种文件的来源从foundry 和library vendor 来；

第4种文件有PR 工程师提供

第5种文件，一般由 IP 的 owner 产生，但有时得由 你自己来产生；

举几个IP的栗子：

1） 一个SOC 芯片，I/O pads,包括VDD/VSS pads， 信号pads， pad filler 等，这种cell 一般都只有GDS，没有DEF 文件；这时候需要用gds2def 对I/O 进行处理转成DEF

2）一个芯片，用到memory cells，一般也需要转DEF

      Redhawk 对整个chip的动态压降的分析，是依据高的时间精度（时域）瞬态分析，分析时会用到pacakge model， on-chip RLC 等效模型，也会用到 cell macro VDD/VSS 动态翻转电流。 90nm及更高的工艺节点，memories 和I/O 对翻转电流的影响和占比越来越大；

    Chip 中的Memory 对SOC IR 的影响越来越明显，memory 本身设计也越来越复杂，很有必要对memory 进行准确的模拟建模。 Memory 内部bit cells 和控制电路的明显压降导致它周围的SOC 其它逻辑有Dynamic Voltage Drop(DvD)问题，所以，SOC 设计时，要考虑给memory根据它的power 要求足够的power supply。

   I/O cells来讲，在I/O 高压VDD 和 I/O VSS 翻转电流主要来源是I/O cells 的动态开关电流； 一般I/O 高压VDD 适合Core 的VDD 是分开的， I/O VSS 和core VSS 一般连在一起；如果I/O 的VSS 和Core VSS 连在一起，当I/O cells同时高速翻转时，这时候容易产生VSS 大的bounce，可能导致芯片其它逻辑功能异常； I/O cells 一般只有LEF 和GDS 文件, redhawk 不能直接使用来分析IR；

Redhawk memory and I/O modeling options

Memory 的modeling 方法示意图:

Redhawk 处理这部分有两块:1) 抽取Memory 的P/G grid 和 分配电流源和decap分布；2）开关电流，漏电流，电容值

关于Black-box modeling 的方法来讲，它的优点能让大型SOC 能在早期阶段检查数据，可以快速debug 设计中的连接等问题；这种方法只需要lib 和lef 就可以，无需DEF；这种model 不考虑Memory 内部电路；

   关于第二种Pin grid-based modeling做法，会考虑memory 或者I/O内部的power grids的连接情况，对比如下的示意图的情况，当SOC 的top P/G mesh 是metal-3 和metal-4， 当用black box的方式，这些metal-3/4 的连接关系就断掉了，pin and grid 的方法，memory 就可以看到这些连接，相应地就会准确反映连接；

而第三种就是Detailed memory Block modeling啦， 这个值得聊聊，下次继续。

更多精彩内容，请关注：