1、 Ctrl +  Shift + X可以一次性走多条线，配合 Ctrl + Shift + Q and A 可以多条走线换打孔换层。

2、SAB 是salicide block层，salicide是金属与多晶硅混合物，比多晶硅电阻低很多，可以用于降低栅电阻，或者用于制作低阻值的多晶硅电阻。SAB 则是阻挡该多晶硅的生成得到较高的diffusion和poly电阻，常用在poly电阻，diffusion电阻，ESD device的 Drain端，提高其电阻和耐压。

3、走线倒角，先用S选中需要倒的角，然后Edit->Advanced->Modify_Corner,  可以倒圆角和斜角，用于TOP 给宽线倒角，可以选中所有需要的角一次性倒角。

4、提取Pad坐标，Tools->Pad opening info，选择好PAD使用的Layer和对应Label Layer，确定后会出报告，如果Label没在Pad上，名字那一列会显示NONAME，同时也可以用于检测自己的Label有没有在PAD上面。searchdepth 可以根据分级查找。

5、自顶而下消除所有的ruler  ：ctrl  +  shift + k

8、Create->group   将选中的所有目标绑定在一起，解除绑定可以鼠标右键  Ungroup。

9、Options---Selection---（Mosaic Partial Selection和Via Partial Seection）把这两个勾选上，可以按S拉伸已经打好的孔

10、孔堆叠在一起无法单独选择，工具栏上从左往右第三个图标，VIA STACK ON/OFF

11、layout XL中定义未绑定的期间，Connectivity -> define devices correspondence

12、走线倒角，斜角或者圆角，先选中需要倒地角（只选择一根线地部分可以通过上方工具栏图标从full select 切换倒partial select），选择Edit->Advanced ->Modify corner ，radial 为圆角，chamfer为斜角。

13、Label显示不全或者全部不显示，按E   勾上Pin Name。

14、RUN DRC、LVS 可能会有失效的runset路劲，想要删掉可以修改自己home目录下的.cgidrcdb  .cgilvsdb.

15、消除layout xl中因连接关系不一致出现的 ERROR MARKER ， Verify ->Markers ->Delete All.

16、创建slot  ： Create -> Slot

创建后需要修改符合要求 ：Edit -> Advanced ->Slot

17、画版图开始的准备工作需要设置格点，resolution之类的设置，可以在display option设置好后再在选项框下方选择File  ，再点击Browse选择文件保存位置再自己项目路劲下，文件名为.cdsenv，选择好后再display option下点击save to就会生成一个.cdsenv文件再项目路径下，每次重新启动cadence都会load这个文件加载自己的preference。

18、如何使用Calibre添加Dummy OD_PO_METAL

一般代工厂给的design rule中会写明自动添加dummy的方法，使用calibre 跑一个添加dummy的rule file即可，

使用calibre添加dummy时需要注意设置，最好单独做个runset和目录来跑加dummy的rule，UI界面设置步骤：

1、在inputs选项中设置RUN:  DRC(Flat)   目的是生成的gds只有一个CELL好方便copy到自己的Library中。

2、Outputs中设置Format为GDSII，  在File中填上XXXDM.gds，  Cell suffix（CELL的后缀）一项填入_DM

3、SetUp打开 DRC Option    

4、将DRC Option中Output下的两行都选择ALL，如果默认的画最后生成的dummy会有数量限制，只有一点点。

5、RUN DRC然后在跑drc的目录下找到gds文件导入即可

19\SHIPT +X走BUS线，同时window->wire assistant 进行调整，走线线宽，孔数等等。