Jaysonbo的个人空间 https://blog.eetop.cn/1786998 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

本人在设计LDO时遇到了两个之前没搞清楚的问题,今天提出来,希望大神帮忙解答一下, ...

热度 2已有 638 次阅读| 2022-5-19 16:06 |系统分类:芯片设计| Ldo

本人在设计LDO时遇到了两个之前没搞清楚的问题,今天提出来,希望大神帮忙解答一下,谢谢

  1. 运放采用nmos输入的折叠式共源共栅,pmos 功率管,在轻载下,共栅管处于线性区,可以接受吗?

  2. 仿真环路稳定性的时候,相位在增益没达到0dB 之前下降到30dB,达到0dB 时,相位达到45dB 以上,可以接受吗?

    望大神赐教,谢谢


点赞

全部作者的其他最新日志

发表评论 评论 (2 个评论)

回复 黄瑞 2022-6-1 17:34
你多少放个电路图和仿真结果,文字描述不便于理解
回复 RFIC_designer 2022-9-20 14:24
1.可以接收,但是要保证轻载下的稳定性,如果对轻载下的PSRR有要求,那么再保证PSRR就可以。
2.增益下降到30dB吗?是不是单位错了。你是说相位裕度45°吧。45°有些低,我一般做到50多度以上。

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 0

    粉丝
  • 0

    好友
  • 1

    获赞
  • 3

    评论
  • 6

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 06:13 , Processed in 0.024873 second(s), 15 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部