want2019的个人空间 https://blog.eetop.cn/want2019 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Synopsys DC综合后的结果

热度 1已有 1598 次阅读| 2021-8-25 15:26 |系统分类:芯片设计| 综合、IC

网表文件(.v)、标准时序约束文件(.sdc)、标准延时文件(.sdf)、综合后的文件(.ddc)

#保存时序约束等报告

report_constraint -all > ../rpt/rpt_constraints

report_timing >      ../rpt/rpt_timing

report_area >       ../rpt/rpt_area

report_power >      ../rpt/rpt_power

#保存dc综合后的输出文件

write -hierarchy -format ddc -output   ../mapped/pingpang.ddc

write -hierarchy -format verilog -output ../mapped/pingpang.v

write_sdc ../mapped/pingpang.sdc

write_sdf ../mapped/pingpang.sdf

1

点赞

刚表态过的朋友 (1 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 0

    粉丝
  • 1

    好友
  • 1

    获赞
  • 0

    评论
  • 15

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:21 , Processed in 0.022362 second(s), 14 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部