EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

zhengzih的个人空间 https://blog.eetop.cn/1779408 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

记录一下自己模拟电路设计中犯过的低级错误

热度 15已有 548 次阅读| 2024-7-9 09:51 |系统分类:芯片设计

设计运放时最好把各个管子的工作区域、电压裕度用calculator导出到ADE中，以保证没有遗漏的PVT
calculator中的GBW函数是计算单阶系统用的，如果更高阶还是接成闭环用stb看0dB频率点比较准
带外的不稳定也需要考虑到，否则就是不稳定的
定性能指标需要考虑实际应用场景，是否有数字校准、是否有片外电容等等
模拟模块搭的逻辑电路需要仔细验证是否有时序问题
版图走线一定要谨慎，特别是大顶层内的信号走线要避免与电源耦合
同步问题，reset问题，稳定第一

刚表态过的朋友 (4 人)

收藏分享邀请举报

发表评论评论 (1 个评论)

回复 hibai 2024-7-9 17:00: thanks

zhengzih

0
周排名
0
月排名
0
总排名
12
关注
0
粉丝
0
好友
4
获赞
1
评论
35
访问数

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-9-8 08:44 , Processed in 0.023291 second(s), 15 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部