Hermin的个人空间 https://blog.eetop.cn/1775365 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

2021-07-31

已有 386 次阅读| 2021-7-31 11:27 |系统分类:芯片设计

时钟作为FPGA心脏,求稳求准。I.  利用器件的延时产生时钟,例如晶振;II. 铯原子 自振钟;III. VCO压控振荡器,例PLL  (PLL对输入输出时钟有范围限制) Q1: 对低速时钟的2^n分频;

        1. 二分频,打一拍; 但是不可以用二分频得到的时钟再打一拍得4分频,因为门控时钟无法检查约束。        2.  2^n分频,加法器产生时钟,源时钟与分频时钟的关系16倍以上安全,8倍也可以,4倍理论OK,但需要考虑最差的情况分析。

    分频时钟的质量受到源时钟和transtion的影响。

         源时钟:分频时钟的jitter绝对值和源时钟的jitter绝对值相等,但是对于分频时钟而言,jitter的累加会出现吊销的情况,经若干个不                        关注的jitter累加后,分频时钟上的jitter会被改善,即相对值降低,所以时钟会比源时钟更好。

        transition: 因为门打开和关闭的时间不同,会影响到占空比。

         总: 高速时钟分频到低速,占空比会改变,但是分的越低,爬坡时间相对于周期而言,影响越小,指标越好。

Q2: 为什么不用PLL分频低速时钟

        1. PLL对输入输出频率有一定要求,一般>20M

        2. 低频信号指标易满足,可以用逻辑完成。

Q3: 怎么产生时钟

        1. 低速时钟用计数分频,但是要考虑时钟质量,源时钟最好是目标时钟的16倍及以上。

        2. 高速时钟用PLL产生。


点赞

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 0

    好友
  • 0

    获赞
  • 0

    评论
  • 24

    访问数
关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 06:36 , Processed in 0.011584 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部