热度 24| |||
本人目前正在做一个噪声整形SAR ADC的一个项目,最初是基于ISSCC 2020发表的一篇4th-order cascaded noise shaping SAR来实现。看完今年新发表的这篇hybrid noise shaping(NS) SAR还是有所感悟,就此记录一下这篇文章里面比较巧妙的点。当然,文章主要涉及到两个部分的优化,分别是noise shaping的方法和sampling KT/c noise cancellation。我主要分析了一下这个hybrid noise shaping的工作原理及如何对应文中提到的优点。
首先,读这篇文章前建议先读一下ISSCC 2020那篇cascaded noise shaping的文章,对理解整个系统的传输函数还是很有帮助的。
在这篇文章中,hybrid noise shaping对应二阶的EF和一阶的CIFF。二阶的EF工作原理是利用capacitor和ping-pong switching实现二阶的FIR,需要注意的是,用capacitor实现FIR的时候需要每个cycle都reset用于summation feedback的capacitor。一阶的CIFF也是利用switch和capacitor,但应注意,用于实现IIR的summation capacitor不需要reset。两种NS的方式都需要buffer提供gain来补偿charge sharing造成的charge loss。尽管如此,以此方法实现的IIR依然不能达到理想的一阶低通传输函数,推导方式如下:
-----------------------------------------
根据电荷守恒:
(Cint+Ciir) * Vint(n) = G * Ciir * Vres(n-1) + Cint * Vint(n-1);
经过z变换:
Vint(z) = (G * Ciir * z^(-1)) / ((Cint + Ciir) - Cint * z^(-1));
可以得出文中的a的表达式即为:
a = Cint / (Cint + Ciir)
若要想使得a接近1,Cint就需要远大于Ciir,并且buffer需要提供的gain同时也会增加,这对buffer的设计提出了更高的要求。
-----------------------------------------
文中另外非常巧妙的一点是将CIFF NS path看做了一个sub quantizer,这样FIR的输入其实是通过一个高通滤波器后的quantization noise,这样就能够有效的减小buffer offset和comparator offset带来的影响,下面给出完整的传输函数推导:
-----------------------------------------
设两个summation capacitor之间的电压为Vx,则有:
Vx(z) + Vres(z) * Hiir+ Q(z) = Dout(z)
Vres(z) = Vx(z) - Dout(z)
得到:
Dout(z) = Vx(z) + Q(z) / (1 + Hiir)
故CIFF的NTF为(1 / (1 + Hiir))= 1 - a*z^(-1),同样将结果代入到Vres(z)的表达式,可以得到Vres(z)其实本质上就是经过CIFF path noise shaping过后的quantization noise = (1 - a*z^(-1))* Q(z)。
-----------------------------------------
而通过EF path的NTF的表达式也能够推出:
-----------------------------------------
Vres(z) * Hfir + Vin(z) = Vx(z)
Vx(z) + (1 - az^(-1)) = Dout(z)
得到:
Dout(z) = (1 - Hfir) * (1 / (1 + Hfir)) * Q(z) + Vin(z)
-----------------------------------------
至此,整个hybrid EF-CIFF SAR的工作原理也就分析完毕,如有错误请指正。在我看来,这个结构的复杂性不高,而且同样支持实现更高阶的NS并保持其优点~
方块forever: 最后的两个公式是不是楼主打错了?
Vx(z) + (1 - az^(-1)) = Dout(z) --> Vx(z) + Q(z)(1 - az^(-1)) = Dout(z)
得到:
Dout(z) = (1 - Hfir) * (1 / (1 + H ...
QinrenYao: 感些对错误的指正~
1. 用一个amplifier实现3阶NS的确是文章强调的优点之一;
2. 目前看的NS SAR的文章其DAC基本在9bit左右。做大SAR的精度是一个选择,但可能对 ...
方块forever: 哈哈,这么快就获得回复了。其实这确实有点像SIGMA DELTA里面OSR, quantizer bit和loop filter阶数之间的tradeoff。正如你说,增加OSR会导致digital logic的功耗 ...
苦瓜eerf: 谢谢楼主的分享,关于这篇文章我有个疑惑,单边采样电容只有400fF,那么总的KT/C有20nV2,这篇文章里在SNC关闭的时候SNDR都有78.1dB,怎么做到的?即使输入信号 ...
苦瓜eerf: 找到问题了....
满摆幅应该是2.2Vpp
但是我觉得差分电容阵列的KT/C应该是乘2而不是除以2,两边是独立同分布的噪声叠加。这样子算下来还是达不到78dB...... ...
QinrenYao: 关于差分SAR的KT/C噪声,我认为可以这样理解:
差分输入double了inpu dynamic range,相当于输入信号的能量X4;差分电容的KT/C噪声能量X2。 如果按照输入能量归 ...
方块forever: 最后的两个公式是不是楼主打错了?
Vx(z) + (1 - az^(-1)) = Dout(z) --> Vx(z) + Q(z)(1 - az^(-1)) = Dout(z)
得到:
Dout(z) = (1 - Hfir) * (1 / (1 + H ...
浩然: 如果用DEM+高OSR的话,为什么不直接用SD ADC,工业上肯定也得用静态OTA的话,功耗相对SD ADC没有太大优势,有效位数还是较大劣势。 ...
方块forever: 我觉得你所说的正是在noise shaping ADC里面OSR, quantizer bits 和 loop filter order之间的折中关系。
1. 低OSR, 高quantizer bits, 小于等于3的loop filter o ...