yangliqi的个人空间 https://blog.eetop.cn/1773185 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

PLL的PSS Pnoise仿真问题

已有 424 次阅读| 2023-3-14 09:36 |系统分类:芯片设计

不知道为什么我的分频器电路用veriloga替换后想仿真整个PLL的pss 直接提示不支持行为级模型,想要验证整个PLL的相位噪声,如果用晶体管级的MMD仿真很久就直接error了,还请大神指点一二,是否能直接仿真整个PLL电路的噪声呢

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 0

    粉丝
  • 0

    好友
  • 0

    获赞
  • 0

    评论
  • 3

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 04:26 , Processed in 0.021841 second(s), 14 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部