大瑞飞飞的个人空间 https://blog.eetop.cn/1770844 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

UVM验证和FPGA验证的区别

热度 1已有 2713 次阅读| 2021-3-18 15:49 |系统分类:芯片设计

请教各位大佬,UVM验证和FPGA验证有什么区别?分别在芯片设计的什么阶段?


点赞

发表评论 评论 (3 个评论)

回复 笃定 2021-3-22 10:56
UVM验证是在芯片设计阶段对芯片的功能模块进行功能验证;FPGA验证更多是原型验证,将RTL移植到FPGA来验证ASIC的功能,一方面可以加快软件驱动的开发进程,还可以在芯片流片后用作link partner测试
回复 大瑞飞飞 2021-3-24 11:03
笃定: UVM验证是在芯片设计阶段对芯片的功能模块进行功能验证;FPGA验证更多是原型验证,将RTL移植到FPGA来验证ASIC的功能,一方面可以加快软件驱动的开发进程,还可以 ...
那意思就是他俩没有什么关联性,是不能相互替代的吧?在一个项目中既要uvm验证,也要FPGA?
回复 笃定 2021-3-24 15:23
大瑞飞飞: 那意思就是他俩没有什么关联性,是不能相互替代的吧?在一个项目中既要uvm验证,也要FPGA?
他们不冲突,不同环节的验证;就现在的芯片验证,UVM验证算是必须要的;至于FPGA验证,能够尽可能接近真实的芯片,带有时序信息,速度快,用软件跑带时序的后仿太慢了,FPGA能加速芯片验证

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 1

    关注
  • 0

    粉丝
  • 0

    好友
  • 8

    获赞
  • 24

    评论
  • 45

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:24 , Processed in 0.026592 second(s), 15 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部