随着高速数字产业发展，行业正经历以AI算力需求为核心的技术加速迭代。PCIe 8.0规范前瞻性制定、DDR5内存因供需失衡价格显著上涨、CXL技术从标准走向商业化应用，以及支撑底层互联的SerDes技术持续突破，共同勾勒出一幅追求更高带宽、更低延迟与更优能效的产业图景。这些进展凸显了解决“内存墙”与“带宽瓶颈”已成为驱动基础设施创新的关键。

PCI-SIG公布PCIe 8.0规范的0.3版本

近日，PCI-SIG组织宣布已制定完成PCIe 8.0规范的0.3版本草案，这标志着第一份审查草案完成。新规范目标数据传输速率高达256 GT/s，x16通道双向带宽达1024 GB/s，计划于2028年发布，将继续采用PAM4编码并保持向后兼容 。（信息来源：Chiphell）

内存价格暴涨快过黄金，存储芯片板块持续走高

2025年第三季度，DRAM价格同比暴涨超170%，DDR5等产品涨幅惊人。主要原因包括AI服务器需求激增（其DRAM需求是普通服务器的8倍），以及三星、海力士、美光三大原厂将产能转向HBM和DDR5，导致DDR4等传统产品供应紧张，现货市场供不应求 。（信息来源：央广网）

CXL 4.0 规范发布：基于 PCIe 7.0，数据传输速率达 128GT/s

近日，CXL 4.0 规范正式发布。该规范以 PCIe 7.0 为基础打造，数据传输速率达到 128GT/s，相比前代产品，其吞吐能力实现翻倍，将推动高速互联相关设备性能升级。（信息来源：闪存）

突破！全球电子通信产业迎来超高速信号 “中国标尺”

近日，我国自主研发的 90GHz 超高速实时示波器在湾芯展发布。该设备达国际先进水平，已在华为等企业和科研单位测试应用，可用于 DDR5 接口信号测试，突破国产高端示波器带宽瓶颈。（信息来源：新华网）

澜起科技推出PCIe6.x/CXL3.x Retimer芯片并成功送样

澜起科技在2025年9月的机构调研中披露，其基于自主研发PAM4 SerDes IP的PCIe 6.x/CXL 3.x Retimer芯片已成功向客户送样，传输速率达64GT/s。同时，其CXL内存扩展控制器（MXC）芯片已入选CXL联盟首批合规清单，与三星、SK海力士共同推动生态成熟。（信息来源：同花顺）

全球首颗，索尼推出内置 serdes 的汽车 cis

索尼推出全球首颗内置 SerDes 的汽车 CIS（型号 IMX828）。该产品计划于 11 月开始样品出货，量产时有望获得 AEC - Q100 的 2 级汽车可靠性测试标准认证，填补相关领域技术空白。（信息来源：今日头条）

突破性的 CXL 内存解决方案，适用于 AI 工作负载

近日，Xconn 与 Memverge 联合推出机架级 CXL 内存池解决方案。该方案基于前者混合交换机与后者 Gismo 技术，适配英伟达相关架构，可提升 AI 推理性能超 5 倍，破解传统架构内存瓶颈。（信息来源：electronicspecifier）

撑起AI算力基石的是这两条“线”：有源铜缆与LPO技术

有源铜缆与LPO技术是支撑AI算力集群高效互联的两大关键路径，二者并非替代关系，而是互补协作。有源铜缆作为成熟稳定的方案，专注于机柜内部的短距离高速互联，凭借其低功耗、高可靠性和成本优势，成为当前AI数据中心内部连接的“压舱石”；而LPO（线性可插拔光学器件）则是一种光互连革新，通过简化或移除传统光模块中的dsp芯片，以降低功耗和延迟，主要面向机柜之间更长距离、更高速率的数据传输，被视为应对未来1.6T及以上速率需求的“先锋官”。未来大型数据中心将趋向于混合架构：柜内依靠有源铜缆实现极致密度与能效，柜间则依赖LPO等先进光互联技术，共同构成AI算力基石的“毛细血管”与“核心动脉”。（信息来源：是德科技）

泰克新7系高性能示波器：AI算力基础设施先进测试技术

AI模型规模正以指数级增长，对算力基础设施的供电、互连与可靠性提出了前所未有的挑战。算力的每一分提升，都深度依赖于底层硬件性能的精准释放与极致保障。为应对这一趋势，泰克科技诚邀您参加本次研讨会，共同探索未来算力的核心引擎。（信息来源：泰克科技）

罗德与施瓦茨推出R&S NGT3600多功能、高精度、双通道电源

全新R&S NGT3600直流电源系列可提供高达3.6kW的精密直流功率，多功能解决方案覆盖研发、生产和质保全阶段。独特的双通道R&S NGT3622非常适合各类测试测量任务，包括电源系统测试、DC-DC转换器评估以及符合测试标准的电压曲线仿真等等。（信息来源：罗德与施瓦茨）