西瓜快走的个人空间 https://blog.eetop.cn/1762301 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

主板接口资料记录

已有 3271 次阅读| 2021-2-8 17:13 |系统分类:芯片设计

记录一下信息:

  1. 与HDD不同,SDD不可以覆写。因为闪存比特位只能由“1->0”,而不能由“0 -> 1”。因此当使用SSD作为硬盘时,FW需要通过垃圾回收的方式,将LBA overlap的区域,先进行垃圾回收:对应区域全部恢复成1,然后再写入。这样将增加write command的latency.为了提升性能,SATA SSD,有Trim command(现在叫:data set manegement command).(NVMe是 Deallocate),Host可以通过下发trim command,告知SSD 哪些LBA的数据已经被host abort了,SSD可以提前将其垃圾回收。

  2. PCH:

    Platform Controller Hub, 是Intel 集成的南桥,从Intel5系列芯片组开始,北桥芯片完全被整合到cpu当中,就连最后的PCIE总线也被整合到其中,PCH芯片部分虽然比原来的南桥芯片功能更为丰富,但其性质大体相同,它与CPU之间同样不需要交换太多的数据,因此连接总线采用DMI技术。---来自网络的评论。

    PCH具有原来ICH的全部功能,又具有原来MCH的管理引擎功能。

  3. MCH:

    Memory controller Hub内存控制器中心的缩写。负责连接CPU/AGP总线和memory,相当于北桥芯片。 -from Internet

  4. ICH:

    I/O controller Hub 输入输出控制器中心。负责连接PCI总线,IDE设备,I/O设备等。是Intel的南桥芯片系列名称。 - from internet

  5. DMI:

    直接媒体接口。是CPU和PCH之间芯片到芯片的连接。Intel 5系列后,北桥芯片的功能被整合到CPU,显卡采用PCIe x16的通道直连CPU,DMI升级到DMI2.0, 单通道单向传输速率达到5GT/s, 同时DMI2.0也不再用于南北桥芯片的连接,而是用于CPU和PCH芯片组的连接。

  6. LPC:

    Low Pin Count 低脚位数接口,是Intel 于1997年公布的一个取代传统ISA Bus的新接口规格。Intel所定义的PC接口,将以往ISA Bus的地址/数据分离译码,改成类似PCI的地址/数据信号线共享的译码方式。信号线数量大幅度降低,工作速率由PCI总线速率同步驱动,虽然改良过的LPC接口一样维持最大传输值:16MB/s。不过所需要的信号脚位数大幅降低25~30个,以LPC接口设计的Super I/O芯片、Flash芯片都能享有脚位数减少,体积微缩的好处。这也就是其取名为:LPC- Low Pin Count的原因。-from 《BIOS研发技术剖析》

    ISALPC
    数据大小16bit4bit
    工作频率8.33MHz33.3MHz
    寻址空间2ˇ(24)=16MB2ˇ(32)=4GB
    最大传输带宽16MB/s16MB/s
  7. SM Bus:

    System Management Bus 系统组件管理总线,是一种遵循着I2C协议所设计的由两组信号线的总线联系接口,属于低速率接口(80KHz~400KHz),用来设置符合SMBus的外围零组件检测、定位、读写参数等。近代主板由南桥芯片组内建SM Bus的控制电路。主板能够由SM Bus, 检测DRAM插了几排,并自动抓取该拍DRAM的时序参数(SPD), 以及读取硬件监控芯片的参数值,来控制CPU、主板的工作温度、工作电压以及散热风扇的马达转速(RPM)等等。

    若是笔记本计算机的主板,可以由SM Bus检测电池的电力指数,以及外围设备、零组件可独立关闭、再激活的可能性,然后通过ACPI协议,在整个系统需要进入节省电力的状态下,由SM Bus来把目前用不着的外围设备、零组件的电源暂时关闭,以达到电源管理的最佳化。-from 《BIOS研发技术剖析》

  8. GP I/O :

    General Purpose I/O 通用I/O控制信号线,作为主板的零组件的特殊控制,为主板创造出许多附加功能。比如键盘开机(Keyboard power on)、网卡遥控开机(Wake on LAN)、调制解调器/传真机来电开机(Modem Ring on)、CPU过热防护功能(CPU Overheat Protection)、线上调整电压/外频(Overclocking)。设计人员运用GP I/O来设计相关硬件线路,配合BIOS程序代码搭配,才能有这样多特异功能的。

    大多数南桥芯片为了节省pin,会把有些GPI于GPO信号线跟其他讯号线重叠共享,这就是通过General Configuration register 与X-Bus Chip Select register 来设定/判别的。 -from 《BIOS研发技术剖析》

  9. SMI#

    当系统进入节电模式,一旦有任何外围装置被触发(如移动鼠标、按下键盘等),此时系统会产生一个SMI#的硬件中断信号通知并唤醒CPU,CPU恢复运转,并且通过BIOS,OS取回先前存储的相关信息后,以RSM指令恢复到原先暂停的工作状态。-from 《BIOS研发技术剖析》


点赞

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 0

    粉丝
  • 0

    好友
  • 0

    获赞
  • 0

    评论
  • 318

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 05:14 , Processed in 0.014305 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部