日志
VerilogA延时电路设计
热度 10| ||
使用absdelay函数即可
`include "constants.vams"
`include "disciplines.vams"
module delay_circuit(vin, vout);
input vin; // 输入信号
output vout; // 输出信号
electrical vin, vout; // 声明为电气信号
parameter real T = 1u; // 延时时间，默认值 1 微秒
Analog begin
// 使用 absdelay 函数延迟 vin 信号
V(vout) <+ absdelay(V(vin), T);
end
endmodule
/2 
eetop公众号
创芯大讲堂
创芯人才网