已有 691 次阅读| 2023-8-22 16:56 |系统分类:芯片设计
假设电源是VDD,地是VSS,当out信号的电压高于VDD+0.7V,BJT Q1 PN节正偏,Q1 将被打开,或者当out的电压低于VSS-0.7V,BJT Q2 PN节正偏,Q2 将被打开,Q1和Q2 的基级连接了对方的集电极,形成了一个正反馈的回路,经过多轮正反馈,NW和PW出现了一条低阻抗的通路,导致VDD和VSS之间出现大电流,永久性损坏MOS管。
评论
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-1-19 10:30 , Processed in 0.017396 second(s), 20 queries , Gzip On.