zhouzhiping849的个人空间 https://blog.eetop.cn/164433 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

ASIC/FPGA中的三态

已有 3319 次阅读| 2010-11-16 16:35 |个人分类:设计理解

1. 三态输出缓冲器,即三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态(电阻很大,相当于开路)。 三态门都有一个EN 控制使能端,来控制门电路的通断。 可以具备这三种状态的器件就叫做三态。

2. 三态门(tri-state)和数据选择器(mux)的目的一样:根据控制信号 多选1.

3. 区别:

三态:通过控制信号,把N个信号中的N-1个信号设置为开路,只让一个信号通路。

多路选择器:通过与或门实现逻辑运算,选出信号。

4. 实现场合区别:

(1)三态多用在board level(板级),不可能再多个信号外部专门做一个mux实现信号选择。

(2)数据选择器则应用在逻辑内部,实现数据选择的逻辑比较容易运算,而此时选择三态会造成一些问题。

 

conclusion:asic/FPGA在外部双向接口用三态,在内部实现用mux。


点赞

发表评论 评论 (9 个评论)

回复 frw1224 2010-11-16 18:04
:loveliness:
回复 lijinling33 2011-1-2 12:00
:lol
回复 dell_asic 2011-1-14 00:36
xue le
回复 zf17 2011-2-24 10:38
:lol
回复 zf17 2011-2-24 10:39
:lol
回复 lilei-4418 2011-3-12 12:31
谢谢!
回复 段长江深大 2011-5-24 13:56
学习了
回复 heidong84 2011-6-17 10:51
hao
回复 hss875881611 2011-6-24 17:51
:loveliness: 赞一个

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 0

    好友
  • 11

    获赞
  • 19

    评论
  • 779

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-7 11:58 , Processed in 0.023109 second(s), 15 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部