前几天粗略整理了一下手头上的几个ADC的matlab模型,已经发在前一个帖子里了,不过觉得不是特别好用。
这里再上传一份自己重做的12B200M 1.5bit/stage pipelined ADC simulink model,model里采样率暂时设置的是160M。
Model包含了opamp gain error、caps mismatch造成的gain error、比较器offset、器件噪声等非理想因素,可以双击模块后进行修改。
可以双击二选一开关进行切换,选择加入或者不加入器件噪声,可以根据实际需要添加高阶非线性更多非理想效应,也可以修改成每级多bit的结构。
可以先打开model直接仿真,然后运行.m程序,就可以看到相应的动态和静态结果,如果仿真数据超出了内存容量,可以采取减少仿真长度或少保存数据等措施。
上附件:
12B200M_pipelined_adc_simulink_model.rar
(2012-06-16 04:17:17, Size: 37.4 KB, Downloads: 4)
Snap1.gif