日志

第二篇：我与Verilog的往事（二）

已有 2910 次阅读| 2016-4-14 00:46

今天课有点多，下周期中考试，小飞心里也是万分着急呀...敲一篇日记的时间要1+个小时（可能是因为我挫吧）....只好牺牲午睡时间和晚上下课的时间写写了。
1、数值的易忘点

上面那个图是我在word写的，在verilog中，一般一个整数我们称呼为 xx位xx进制数。数的位数和符号数的易忘点，图已经说明了。
通常有时候，一些初学者往往不知道位数与值之间的关系，我当初也不知道，现在我来给自己备忘一下：
3‘b101:3位的二进制数101，（在我们的惯用的数制：10进制）数值大小为5；
3'd6:3位的10进制数6，等效于3'b110;数制大小为6；
3’d9:由于只有3位，十进制数9的数值为4位：4‘b1001；所以3‘d9的数值高位被阶段，3'd9表示真实的数值为3’d1或者3‘b001，数值大小为1

2、位宽匹配的易错易忘点
（1）子模块例化中隐式线网赋值时
子模块例化时，要用线网类型的变量连接被调用的子模块端口信号和主模块的信号，当这个线网变量没有在主模块中声明时，该线网变量的位宽有以下情况：
①如果该线网变量是用于连接主模块的端口信号和被调用的子模块的端口信号，那么该线网变量的位宽跟主模块端口的位宽相同。
②如果该线网变量只在主模块里起连接作用（如连接两个被调用的子模块），该线网位宽默认为1位。
③Verilog判断隐式线网变量的位宽从顶层环境开始，也就是判断隐式线网的位宽并不参看被调用的子模块端口的位宽。

（2）数值位宽扩展
①位宽扩展：如果所规定的位宽太小，那个将会截断高的几个位（如2’b1101，将变成2'b01），如果指定的位宽太大，则会用0或者x/z来向左扩展数值，但不会扩展符号位。
②对于有符号数：如果位宽位宽小于数值规定，符号位可能被截断（如数-4‘sd15，即1111_0001,将会被截断，代表的值为+1，即0001）；
如果位宽大于数值规定，都是用0来扩充，因此负数可能被扩充为正数。

（3）赋值时位宽、符号数的易错易忘点
①无论是有符号数还是无符号数，高位宽的变量（或者数）赋值给低位宽的变量（或者数），低位宽将只能接收到高位宽数的的低位数值。
②低位宽赋值给高位宽时，有：无符号数/变量给无符号数/变量，符号数/变量给符号数/变量，这两个都不会出错；
无符号数/变量给符号数/变量，符号数/变量给无符号数/变量时将出现错误。

3、敏感列表
①在always块中建立组合逻辑模型时，如果敏感列表没有完成，在仿真中将会以锁存器的形式出现，但是在综合中将列出所有的敏感信号列表，从而建立相应的组合逻辑（可能也是有锁存器的）。
②@*只能对always块中的信号敏感，对外部always块中的函数引用的信号不敏感。
③组合逻辑中要对RAM中的每个元素都敏感时，可以使用@*，也可以用@(addr,men[addr])
④敏感列表中存在有操作时，对于操作项而言，不会对操作数敏感，而是对操作后的结果敏感，所以不在敏感列表中进行操作。

昨天先写到这里了，快凌晨1点了，也困了...今天课还算少，在准备期中考试的同时，我也会继续写日志的！