高速先生成员--黄刚

Deepseek的热度不知道大家觉得过了没有哦，但是总不能每期文章都去问它吧，问多了服务器就繁忙啦！不过大家也放心哈，不用deepseek，高速先生也是可以写文章的。很多粉丝都在“吐槽”说高速先生不怎么写射频设计相关的文章，或者是通过学习我们分享的很多高速数字信号的文章大家都已经融会贯通了？真是这样的话，我们也会感到开心。在之前有写过的一些射频类的文章中，我们也多次提到数字信号和射频信号在设计的逻辑上是不一样的。数字信号以“0”和“1”作为判断，中间是有很多裕量的。用我们熟知的高速串行信号举例，例如全通道损耗要求20dB，那么你设计5dB和10dB的链路对于功能来说都没问题，那么5dB的设计和10dB的设计我们可以认为都是一样的。但是射频信号则不是，射频走线测试出来衰减是2dB，那它就是比测出来2.5dB要好。衰减大了，对射频信号的接收就是会变差。因此射频信号不存在所谓的裕量之说。更直白来说，那就是：没有最好，只有更好！ 突然想到一个很好的比喻，数字信号设计就好像在外面考证书，60分及格就ok了，而射频信号设计就好像学校的学生考试一样，你们说卷不卷！

罢了罢了，说回正题吧。下面我们举一个例子来体会一下射频信号的设计卷度。下面的某个我们合作客户的射频项目，链路中含有各种衰减、放大、匹配、开关链路，通过表层走线进行连接，实现最终的功能。链路工作的频率超过20GHz，算是比较高频的射频信号了。该设计的表层线宽20mil左右，因为宽走线衰减才小嘛。根据器件的布局位置，走线肯定就需要各种拐角了。

当然，今天我们重点说的就是走线拐角的设计区别。当然，前面的一些文章已经说过，射频信号做圆弧拐角在高频的效果是最好的。就像上图的设计一样，各种拐角都已经按照圆弧的方式来设计了。既然这样，那还有啥可以卷的呢？有，当然有，大家细细看上图黄色高亮的表层走线拐角方式，是不是发现拐角之间也有区别哈。

是的，圆弧拐角的半径是不同的。高速先生不会是想说，用圆弧来拐个角，半径不一样也有性能区别吧？根据这个项目，高速先生提取其中一段圆弧拐角走线来研究下，那肯定就是要建不同拐角半径的3D模型啦。我们建了一个不同拐角半径的走线模型，半径从20mil到100mil的变化，当然，为了能看到拐角对走线性能的影响，我们肯定是保证不同拐角走线的走线总长度是一样的。

如下所示：

那到底仿真结果的区别大不大呢？以下是不同拐角半径的扫描结果，我们来看几个关键的射频指标。首先是驻波比，可以看到，拐角越小的在高频的驻波比就越差，20mil拐角在30GHz的驻波比超过了1.3。

然后再看看这段走线的衰减结果，在高频也慢慢呈现出区别。仅仅这一小段的表层走线，20mil的拐角在30GHz能恶化0.2dB，这个是一个很大的恶化了。

那为什么拐角半径小了，会那么影响高频性能呢？我们来看看在高频时20mil半径拐角和100mil半径拐角的电场图，应该可以发现问题。

首先是20mil拐角的电场图，如下所示：

然后再看看100mil拐角的电场图，如下所示：

对比发现，在拐角的位置，20mil的case电场有发生明显的扭曲，100mil就基本上和直线情况没有区别。有扭曲就说明等效电容和等效电感在拐角的位置发生了变化。用更容易理解的话来说，那就是TDR阻抗发生了变化。我们可以从不同拐角的TDR阻抗对比也能明显发现这一点。

是不是突然觉得射频工程师真不容易，就这么一个小小的走线拐角细节都能玩出花来。事实上，射频的PCB设计由于它的特殊性，例如大多是表层走线，而且大多线宽还很宽，就是受到很多平时不太关注的设计细节的影响。如果大家觉得这个文章戳中了你们的软肋的话，就记得多转发，让更多的人受伤哈！我们看看受众面的情况，确定在接下来的文章中要不要隔三差五写点射频设计影响的类似文章。看起来还是做高速数字信号设计来得容易啊，继续干活去了哈！

问题：要是你们来做这个射频拐角的PCB设计，有什么好的设计技巧和方法呢？