Qsys系统集成工具自动生成互联逻辑,连接知识产权(IP)功能和子系统,从而显著节省了时间,减轻了FPGA设计工作量。Qsys是下一代SOPC Builder工具,在FPGA优化芯片网络(NoC)新技术支持下,与SOPC Builder相比,提高了性能,增强了设计重用功能,更迅速的进行验证。
Qsys优点
加速开发
- 使用方便的GUI界面,支持IP功能和子系统的快速集成。
- 自动生成互联逻辑(地址/数据总线连接、总线宽度匹配逻辑、地址解码逻辑以及仲裁逻辑等)
- Altera及其IP合作伙伴提供的即插即用Qsys兼容IP
- 系统hdl自动生成
- 分层设计流程,实现了灵活的设计,支持基于团队的设计,提高了设计重用能力
- 将SOPC Builder设计移植到Qsys的移植流程
更快的时序收敛
- 与SOPC Builder系统互联架构相比,基于NoC体系结构的高性能Qsys互联以及自动流水线将性能提高了两倍。
- 控制功能强大的自动流水线,满足fMAX和延时系统要求。
更快的完成验证
- 利用自动测试台生成功能并使用验证IP套装迅速开始您的仿真
- 通过系统控制台进行发送读写系统级操作,来加快电路板开发