liuzexue的个人空间 https://blog.eetop.cn/liuzexue [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

关于在cadence软件中遇到的英语缩写词

热度 6已有 3680 次阅读| 2014-11-5 11:38 |个人分类:IC设计

作为一个IC设计的新人,在最初使用C-adence系列软件时,总会遇到很多英语缩写词。
对于老手来说,这些缩写词司空见惯;对于新手却是万分痛苦,这些词很难查到全称是什么,只知道它是干什么的,却不知道它的全名。

在这里,在暂时放一些自己遇到的缩写词,也方便后来的新手们吧。



C-alibre工具中
LVS : layout versus schematic
DRC: design rules check
DFM: design for manufacturability
PERC: programmable electrical rules check
PEX: post extract (存疑?但我知道这个是后仿)
LPE: layout post extract

RVE: results viewing environment

SAB: silicide (salicide自对准硅化物) blocking layer 
SAB is the salicide block layer. The source/drain or polysilicon overlapped by SAB will not be salicided and is relatively high resistive. If you don't draw it, the resistor's resistance value will decrease dramatically.


常用电学名称简写
ckt: circuit
chk: check
subckt : sub-circuit 大约是子电路的意思?



2014年11月5日更新
2015年8月19日更新
6

点赞

刚表态过的朋友 (6 人)

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 11

    粉丝
  • 5

    好友
  • 6

    获赞
  • 3

    评论
  • 1001

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 08:20 , Processed in 0.017510 second(s), 14 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部