作为一个IC设计的新人，在最初使用Cadence系列软件时，总会遇到很多英语缩写词。对于老手来说，这些缩写词司空见惯；对于新手却是万分痛苦，这些词很难查到全称是什么，只知道它是干什么的，却不知道它的全名。

LVS : layout versus schematic

DRC: design rules check

DFM: design for manufacturability

PERC: programmable electrical rules check

PEX: post extract 

LPE: layout post extract

RVE: results viewing environment

SAB: silicide（salicide自对准硅化物) blocking layer . SAB is the salicide block layer. The source/drain or polysilicon overlapped by SAB will not be salicided and is relatively high resistive. If you don't draw it, the resistor's resistance value will decrease dramatically.

OD：oxide diffusion 。和AA（active area）一样，都是有源区。

DNW：Deep N Well

NT_N：Native Layer

DMY：dummy

SVT：standard thershold voltage（一般用于标准阈值电压器件）

LVT：low thershold voltage

HVT：high thershold voltage

UHVT：ultra high thershold voltage

ULVT：ultra low thershold voltage

ckt: circuit

2014年11月5日