baiguangyu003的个人空间 https://blog.eetop.cn/1249773 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

《数字IC设计入门》一书介绍

已有 658 次阅读| 2023-10-4 08:35 |系统分类:芯片设计| 数字IC

横条带介绍.jpg


作者简介

白栎旸 厦大通信系硕士,芯片设计与算法工程师,WiFi芯片算法负责人。先后供职于多家国内知名芯片公司和创业团队,从事数字电路架构和算法设计工作,具有丰富的数字设计经验和算法经验,以及长期与模拟设计团队联合设计数模混合电路的经验,擅长射频电路相关数字校准算法设计以及SoC芯片的架构设计,主持研发的芯片累积产量已达上亿颗。作为第一发明人已获授权的国家发明专利共4项。移知课程《从算法到RTL实现》主讲人。

 

内容简介

本书旨在向广大有志于投身芯片设计行业的人士以及正在从事芯片设计的工程师普及芯片设计知识和工作方法,使其更加了解芯片行业的分工与动向。

本书共分9个章节,从多角度透视芯片设计,特别是数字芯片设计的流程、工具、设计方法、仿真方法等环节。凭借作者多年业内经验,针对IC新人关心的诸多问题,为其提供了提升个人能力,选择职业方向的具体指导。本书第1章是对IC设计行业的整体概述,并解答了IC新人普遍关心的若干问题。第2章和第3章分别对数字IC的设计方法和仿真验证方法进行了详细阐述,力图介绍实用、规范的设计和仿真方法,避免了verilog语法书中简单的语法堆砌以及填鸭式的灌输。第4章是在前两章的基础上,通过实例进一步阐述设计方法中的精髓。第5章详细介绍了作为当今数字芯片主流的SoC芯片架构和设计方法,并对比了非SoC架构的设计,无论对SoC芯片还是非SoC芯片设计都极具参考价值。第6章介绍了3种常用的通信接口协议,同时也可以作为IC设计方法的总结和练习。第7章介绍了数字IC设计必须具备的电路综合知识和时序约束知识。第8章对数字IC设计中常用工具及其操作方法进行了介绍,能够帮助新人快速上手。第9章总结归纳了一些学习数字IC设计的方法以及如何进行职业发展方向的规划等热点问题。书中的一些重点内容和实操环境,都配有视频予以详解,能够帮助读者更深入地掌握书中内容。

本书可作为数字芯片设计的科普书,供希望进入该行业的人士或希望了解芯片界动向的人力资源行业人士及芯片创业者阅读。也可作为技术参考书,供学习和从事设计的学生和工程师阅读。

 

目录:

内容简介

前言

第1章 IC设计行业概述

1.1 IC设计公司的分类

1.2 数字IC设计流程

1.3 模拟IC设计流程

1.4 芯片整体规划

1.5 IC设计工具

1.6 IC设计公司的分工和职位

1.7 选择设计还是验证

1.8 模拟IC设计与数字IC设计的区别

1.9 数字IC设计与FPGA开发的区别

1.10 芯片设计的未来发展趋势

1.11 关于本书描述方法的约定


第2章 基于Verilog的数字IC设计方法

2.1 数字器件与Verilog语法的关系

2.2 可综合的Verilog设计语法

2.3 对寄存器的深度解读

2.4 阻塞与非阻塞赋值的区别

2.5 组合逻辑的表达方式

2.6 组合逻辑中的选择器

2.7 Verilog中的for循环

2.8 逻辑运算符号优先级

2.9 组合逻辑与时序逻辑混合表达

2.10 Verilog中数值的表示方法

2.11 信号的状态类型

2.12 电平信号与脉冲信号

2.13 对信号打拍就是保留历史的记忆

2.14 驱动和负载

2.15 Verilog中模块和信号的声明方式及模块例化方法

2.16 Verilog的注释和换行方法

2.17 带参数的Verilog

2.18 Verilog中的宏定义

2.19 function的使用

2.20 状态机设计

2.21 电路的时序

2.22 流水线设计方法

2.23 跨时钟域异步处理方法

2.24 时钟和复位信号的起源

2.25 异步复位同步释放原则

2.26 无毛刺的时钟切换电路

2.27 组合环

2.28 RTL的前向设计法和后向设计法

2.29 自顶向下的设计和自底向上的设计

2.30 原理图和时序图

2.31 在时序逻辑和组合逻辑之间选择

2.32 signed声明的妙用

2.33 数字逻辑中浮点数值的定点化方法

2.34 运算的溢出与保护

2.35 在RTL中插入DFT的方法

2.36 需要进行元器件例化的几种情况

2.37 对于大的扇入扇出的处理

2.38 低功耗设计方法

2.39 用IP“攒”一颗芯片

2.40 设计规范和习惯

2.41 数字电路的布局布线流程简介

第3章 仿真方法

3.1 设计者仿真与验证工作的区别

3.2 仿真平台的一般架构

3.3 Verilog和System Verilog

3.4 Testbench文件的基本结构

3.5 时钟和复位的产生

3.6 灵活的等待方式

3.7 信号类型的扩展和强制转换

3.8 log的打印

3.9 内建功能函数

3.10 仿真器也会出错

3.11 前仿中的真相与假相

3.12 从DUT中直接获取信号

3.13 数据预读取

3.14 将仿真数据以文本形式输出

3.15 并行处理的方法

3.16 建立模型的方法

3.17 task的使用

3.18 双向驱动线的处理

3.19 灵活的数组寻址

3.20 通过脚本控制TB行为

3.21 下载波形的语句

3.22 VCS工具的仿真设置

3.23 ModelSim工具的仿真设置

3.24 Incisive工具的仿真设置

3.25 随机数

3.26 后仿设置

3.27 仿真案例的管理方法

3.28 覆盖率统计

3.29 学会Debug思维

3.30 验证方法学简介

3.31 断言简介

3.32 仿真和实验

第4章 基础模块设计举例

4.1 计数器的设计

4.2 同步fifo的设计

4.3 异步FIFO的设计


第5章 SoC芯片设计

5.1 SoC架构

5.2 关于cpu的一些概念

5.3 简单SoC结构及存储器类型

5.4 SoC芯片中常用的外围设备

5.5 SoC内部程序的运行过程

5.6 程序的分散加载

5.7 SoC芯片程序的烧写方式

5.8 SoC芯片的参数校准

5.9 SoC芯片的上电异常保护

5.10 arm Cortex-M0介绍

5.11 中断机制

5.12 SCS配置

5.13 ARM Cortex-M0的集成

5.14 通过软件验证设计

5.15 产品级芯片集成

5.16 AHB总线协议

5.17 AHB设备的设计

5.18 APB总线协议

5.19 APB设备的设计

5.20 SoC芯片时钟与复位信号的设计

5.21 SoC芯片的休眠策略设计

5.22 SysTick的集成和使用

5.23 非SoC架构的芯片

第6章 简单接口协议及设计

6.1 SPI

6.2 I2C

6.3 UART


第7章 综合环境的搭建和时序约束

7.1 TCL基本语法

7.2 综合环境的搭建

7.3 时序分析基础

7.4 时序约束

7.5 综合时序分析与后端时序分析的异同


第8章 设计工具介绍

8.1 Gvim

8.2 Spyglass

8.3 Formality

8.4 Perl


第9章 数字IC工程师的成长与提高

9.1 学习方法

9.2 选择合适的方向

9.3 数字工程师与模拟工程师的协作

9.4 数字工程师与软件工程师的协作

9.5 写在最后



点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 0

    好友
  • 0

    获赞
  • 0

    评论
  • 45

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:10 , Processed in 0.023500 second(s), 15 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部