EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
[ZZ]65nm TSMC工艺库文件概要
wildgoat 2019-10-5 21:27
PDK_doc/TSMC_DOC_WM/PDK/ 中需要关注的文件: 2D4GHz_VCO_Process_Vehicle_Design_Report_2007.pdf 报告,基本没用 Application_note_for_customized_cells.pdf讲定制元件版图的 APPNOTE_PCDEF_2005_1.pdf提取寄生参数 CRN65_CDF_Usage.pdf讲被调用元件底层各个节点含义以及相关设置 CRN65LP_v1d5a_pdkFSACheckl ...
个人分类: TSMC|770 次阅读|0 个评论
[ZZ] PAD
wildgoat 2014-4-4 10:39
接收STD和IO库。 ) standard cell: version updated (140b-140c) library name: tcbn65lp_140c 2) IO cell: library name: tpdn65lpnv2_140b --- IO voltage 2.5v library name: tpdn65lpnv2od3_140b --- IO voltage 3.3v library name :tpzn65lpgv2_140c   ...
个人分类: TSMC|3968 次阅读|0 个评论
TSMC GP/LP工艺区别
wildgoat 2014-4-3 22:14
G/GP : logic generic , logic generic plus, 就是普通数字工艺,以速度优先, 没有模拟的特殊器件, LP/LL : logic low power, lowleakage ,针对low leakage 应用,比如手持设备, low power应用,主要是oxide比较厚, 晶体管泄露小, 但是相应速度比g,gp慢, 因此GP/LP是针对不同的芯片应用,一般来说 ...
个人分类: TSMC|2246 次阅读|0 个评论
BUF和CLKBUF的不同
wildgoat 2012-12-18 15:36
有下面不同的说法 1. clkbuf要速度快一些(为了build出来的树的network delay更小),带负载能力也强一些。 2. clkbuf 的上升延迟时间和下降延迟时间较平衡,保证clk的占空比不同边沿的clock delay质量。 (比较支持此说法,看doc可证实) 看了下buffd16和ckbd16的版图,两者的有源区的宽度是不一样的,ckbuf的n+有源区窄,p+ ...
个人分类: TSMC|2071 次阅读|0 个评论
关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-15 09:37 , Processed in 0.028193 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部