日志
sv|
- 分享 verification env demo v4
- 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境, 放上demo V4 版本，目前验证环境是完整形态。 感兴趣的可以联系： emu_helper@outlook.com ; cofd0nut@outlook.com 或者这个博客： http://blog.eetop.cn/1737759 技术特色 把验证组件连接部分 封装 到c++ lib里，简化了组件间的连接 ... ...
- 分享 verification env demo v3
- 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境, 放上demo V3 版本，加入了 后端 monitor 组件，具体请见附件。 感兴趣的可以联系： cofd0nut@outlook.com 或者这个博客： http://blog.eetop.cn/1737759 技术特色 把验证组件连接部分 封装 到c++ lib里，简化了组件间的连接 ...
- 分享 verification env demo
- 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境，这里放上一个demo： demo.zip 把验证组件连接部分封装到c++ lib里，简化了组件间的连接关系。 让验证新手也能很快成为数字验证达人。 让一两个人员能够高效完成测试向量的初始化和测试率覆盖。 灵活的功能添加和修改。 System Verilog ENV 简洁，清 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网