留言板
- 愚者
- 感谢哥的回复，这条道路确实不容易，我也在探索数字全端之中，哈哈哈
jake: 不好意思，自己删掉了，都是一些艰难的打工经历，做IC设计不容易
- 愚者
- Jake哥，这篇主题的主体内容不知道为何看不到了，可以再分享一下吗，谢谢。《朝花夕拾 - 数字工程师职业轨迹》
- liukai14052
- ok, 了解了，还是需要后端去修串在跨时钟域上的timing，感谢您的耐心回复
jake: SCAN模式下, scan_mode恒为1，scan_enable由pattern决定，shift时shift_enable=1, capture时scan_enable=0
1）clock path：scan clock mux的选择由scan_mode驱动 ...
- liukai14052
- SCAN模式下，scan_mode=1，但是scan_enable信号是会翻转的啊，scan_enable=1的时候Q=SI,scan_enable=0时Q=D，不是吗？当scan_enable=0时，D端数据有可能是异步的吧？
jake: scan_enable/shift_enable/test_se跟scan_mode/atpg_mode是两个完全不同的信号。Scan mode下scan_mode/atpg_mode=1
- liukai14052
- 是的，所有dff是scanclk驱动的，当scan_enable=1时，SI是同步，这个没有问题，但是当scan_enable=0时，D端接前一级异步寄存器的Q端时就会有就会有hold timing vio啊，造成scan_out比对不过啊？有什么方式处理这种问题吗？mask掉这一拍吗？还是在scanchain上cross domain的寄存器插入latch？
jake: 设计中加入scan clock mux -- func mode下异步；scan mode下所有reg/DFF都是scanclk驱动
- liukai14052
- Hi，jake，有个dft 的问题想向你请教一下，atpg的过程中（tmax or tessent），遇到function下是异步的寄存器是怎么处理的？setup问题还好，可以降低scanclk频率，hold timing vio怎么解决？还是说需要在综合插入scanchain的时候就需要插入？
- zxfzpf
- 如果用了intenal scan_mode 的话， ATPG 仿真是不是得forace intenal_scan_mode = 1, 或者前辈有没有试过在testbench里加waveform来把scan_mode设成1
- zxfzpf
- OK， 谢谢啦
jake: 应该用IO，如果IO不够，tie high就可以，损失一点点coverage
- zxfzpf
- Hello Jake前辈， 请教下scan reset 是必须用IO 来控制吗， 可以用内部信号做为scan_rst吗？
- m643593
- 感谢前辈回复，就遇到cluster的时候就比较长，有绕圈的情况，cell的驱动都是适中的，感觉就是解DRV导致，这种后端也没什么手段干预吧
jake: 1. 推荐看一下这个文档，会有帮助 https://bbs.eetop.cn/thread-961372-1-1.html
2. 跑一下cluster，在CTD (clock tree debugger)里直观看一下。因为没有balance ...
- m643593
- 前辈，可以请教一下关于时钟树的问题么，在长树的时候有部分时钟总是很长，但因为周期比较大时序也没问题，debug发现cluster的时候就插入了不少invter绕圈，这种情况应该怎么去分析呢
- hmuing
- haha，找到更简洁的方法了，再setNanoRouteMode里面可以设置单孔双孔切换，实践有效
jake: 2）可以参考以下命令
editSelectVia 或 editSelect -obj_type Via (20.1以上版本)
editChangeVia
- hmuing
- hi, jack，有两个问题咨询你一下，最近在布局布线中遇到，不知道有没有快捷方式解决：1、对一些单元没有用到的pin，可不可以给它们打上via1，这样留着备用，没找到相应的指令；2、在eco的时候，发现有时候ecoRoute走线走不下去，我想着把某些双孔变成单孔（比如VIA1双孔变单孔，但是VIA2、VIA3等不变），这样增加走线通过率，最后再打上双孔，也没找到双孔变单孔的方式。
- 愚者
- 那我设的300ps应该算是很充裕了。确实是应该有一个margin
jake: Hold margin非常重要。PDK不可能100%精准，裕量非常重要。如果PDK signoff guide里没有给出建议值，不妨以50ps为基准。
- 愚者
- 另外我想请教一下，数字这方面应该怎么学习，尤其是数字后端。我和您差不多，也是RTL2GDS，前端的部分还算有基础，后端个人感觉还是很迷茫的，我采用的是cadence的digital flow，就是genus，innovus， tempus等工具，目前也只能是了解一些基本理论，根据官方的一些RAK去理解工具的基本使用
如可以回复，感激不尽，打扰了
- 愚者
- 大佬请教一下，在innovus内部使用timeDesign -signoff选项就是利用tempus进行最终的时序检查吧；
另外还有一个问题，cts之后的hold uncertainty它代表一种余量，这个玩意一般怎么根据经验取；这个问题是因为PDK也没有signoff标准，而且组里的老师师兄也不清楚数字后端的东西。工艺是130nm的cmos工艺，IHPS13G2的库；
如有打扰，十分抱歉
/1 
eetop公众号
创芯大讲堂
创芯人才网