jake: 不好意思,自己删掉了,都是一些艰难的打工经历,做IC设计不容易
jake: SCAN模式下, scan_mode恒为1,scan_enable由pattern决定,shift时shift_enable=1, capture时scan_enable=0
1)clock path:scan clock mux的选择由scan_mode驱动 ...
jake: scan_enable/shift_enable/test_se跟scan_mode/atpg_mode是两个完全不同的信号。Scan mode下scan_mode/atpg_mode=1
jake: 设计中加入scan clock mux -- func mode下异步;scan mode下所有reg/DFF都是scanclk驱动
jake: 应该用IO,如果IO不够,tie high就可以,损失一点点coverage
jake: 1. 推荐看一下这个文档,会有帮助 https://bbs.eetop.cn/thread-961372-1-1.html
2. 跑一下cluster,在CTD (clock tree debugger)里直观看一下。因为没有balance ...
jake: 2)可以参考以下命令
editSelectVia 或 editSelect -obj_type Via (20.1以上版本)
editChangeVia
jake: Hold margin非常重要。PDK不可能100%精准,裕量非常重要。如果PDK signoff guide里没有给出建议值,不妨以50ps为基准。