本帖最后由 sunt8707 于 2012-7-5 10:45 编辑 如题，我在资料上看到说是在matlab中输入cosimWizard命令，但我在matlabR2009a中输入该命令，却提示没有该命令，请问matlabR2009a中如何启动协同仿真设置向导啊？ 协同仿真的步骤我会，但是不知道怎么建立simulink中的那个HDL cosimulation，据说是要启动协同仿真 ...

今天早上复习了DPI，发现cadence的sysverilog.pdf上gcc编译c语言少了个选项 今天又重新拾起 cosim ，却发现怎么编译都报错，找了之前的 ppt ，又仔细观摩了 NC 的 systemverilog.pdf ，就是不行，老是报这个错误： icds:liawang@shaltc01: ncsim -sv_lib hello hello ncsim: 09.20-s01 ...

最近看到GE的一个职位要求：对： Working knowledge of LEAN processing不是很了解： Desired Characteristics 1. Masters Degree in Computer Science, Engineering or related computer field2. Experience in software platform, advanced applications, user-interface design and/or system ...

fir滤波器设计参考资料.rar (2012-06-21 13:50:49, Size: 1.31 MB, Downloads: 130) 设计滤波器的很好资料，希望大家喜欢

I2C verilog HDL.doc (2012-06-21 13:48:18, Size: 83.5 KB, Downloads: 38) 希望对大家有用

本人在将simulink和NC verilog的仿真器进行连接时，在simulink的库中发现三种形式：EDA simulator link IN，EDA simulator link MQ和EDA simulator link DS,经过查资料得知，simulator link DS是连接synopsys的VCS的，但哪位高手知道，EDA simulator link IN，EDA simulator link MQ各是连接什么的？哪个是连接NC verilog的 ...

rf transistors selector guide，上次查D2013UK代用器件时发现的，觉得还可以

开始工程,系统头文件包下面的epwm_timer_interupts 工程的目录为：F\DSP_design\\epwm_timer_interrupters DSP芯片为：TMS320F28335. 开始全编译前，Build OptionLinkAutoini Model下选择Load_Time Initializa 编译后出现如下结果： Linki ...

时钟 是整个 电路 最重要、最特殊的信 号， 系统 内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成 时 序 逻辑状态出错；因而明确 FPGA 设计 中决定系统时钟的因素，尽量较小时钟的延时对保证设计的 稳定性有非常重要 ...

我是不经意地“被录取”到了一个位于县城里的省重点高中，在这个重点高中只呆了三个月后，又经意地转学到了一个省城普通高中，最后由这个普通高中考入大学的。由于是不经意地“被录取“到了重点高中，加之那个时候可没有像现在这样把重点高中看成如此重 ...