隔离技术很多种的,不同的工艺类型选择的隔离也相差很多 1对于BIPOLAR工艺,主要有Junction isolation \SBC\CDI 2对于CMOS主要有LOCOS(locos中又分为半埋入和全埋入、SILO、SWAMI等)、STI、SOS等 在SILICON Process中有很详细的介绍 LOCOS的英文翻译是: Local oxidation of silicon LOCOS有三个主要的效应是:白带 ...
FIFO: 一、 先入先出队列 (First Input First Output,FIFO)这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。 1.什么是FIFO? FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用 ...
一、看整体外观: 1、产品外部有企业商标、企业标识及企业产品责任险投保标志; 2、去除外层包装,产品还应罩有一层塑料薄膜,以保证产品在运输及存放过程中防潮防尘; 3、除去薄膜,产品外观应无明显瑕疵,板面无明显起伏不平现象,无碰伤脑、划伤、脱漆、脱焊现象,产品配件齐备; 4、门铃声清脆悦耳,无 ...
DC 简明教程 5 推荐 1.1 什么是 DC? DC(Design Compiler) 是 Synopsys 的 logical synthesis 优化工具,它根据 design description 和 constraints 自动综合出一个优化了的门级电路。它可以接受多种输入格式,如硬件描述语言、原理 ...
后仿真能否被形式验证(Formal Verification)和静态时序分析(Static Timing Analysis)所取代 验证的主要目的:就是检查时间模型是否满足时间要求,是否实现了时间所需的功能。对于集成电路来说,具体就是在时间需求规定的激励下,电路是否产生了符合功能要求的输出;以及在设计需求规定的条件下,电路 ...
滤波器是有损耗的(它不是放大器,所以,输出功率一定小于输入功率)。称为插入损耗。 这个损耗的大小是多少? =20*log(Uo/Ui) 上式中,Uo是输出电压,Ui是输入电压,两者的比值取对数再乘以20,称为“分贝”,记作:dB。 若是用输出功率与输入功率比,就是下式: 损耗分贝数=10*log(Po/Pi) Po是输出功率,Pi是输 ...
弱问: 为何很多工具如icfb,laker启动时加“”到后台运行? 这个工具没有关系,是linux的问题,不加,你关掉了Terminal,那icfb也同样会关掉的,这样会不方便。 当然如果你输入 ...
静态时序分析简称STA(Static Timming Analysis),它提供了一种针对大规模门级电路进行时序 验证 的有效方法。它指需要更具电路网表的拓扑,就可以检查 电路设计 中所有路径的时序特性,测试电路的覆盖率理论上可以达到100%,从而保证时序验证的完备性;同时由于不需要测试向量,所以STA验证所需时间远小于 ...
Q: We can see the parameter Vdsat in Cadence Spectre after we perform. the DC simulation. But I can't figure out what's the physical meaning of it? I guess the vdsat is the overdrive voltage at first, but it's not exact the same as Vgs-Vth. The Vdsat is smaller than Vgs-Vth. So any ...
Riching
京存高性能存储
jason.aliang
cj_181888888
zhaowell
teresa_xie
ElectroRent
toradex
metotj
hirain123
18222691126
mjd888
模拟后端的小白
Iamliutt
xiaozhuo
edadoc2013
l030121
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-28 02:47 , Processed in 0.148415 second(s), 2 queries , Gzip On, Redis On.