在工作的同时,时刻保持危机感,保持清晰的方向感,路是自己走。 @okfunny 我觉得要看组织和自己的定位 如果把自己定位就是个画版图的,那确实只要画好版图就行了,这个so easy,2-3年经验足矣。 如果定位稍微高一点,把自己看作项目开发流程中的一环,自己拓展一下业务范围,主要职责是更好的保障项目交付, ...
信号链上,PGA、TIA或filter的有用信号带外(一般指高频信号)的信号往往不是零,如果没有考虑到带外信号的影响,在应用中会因为带外信号“反射”引起带内信号质量下降。 我在音频电路设计时首先遇到这个问题:sdm dac电流舵的电流给到耳机放大器(headphone,是一个TIA ...
#2023.8.7---------------------- ----------------------------- 一个用 C 语言编写的程序,命令语言,用户使用 Linux 的桥梁,sh是一种Unix Shell Shell 脚本(shell script)是为shell编写的脚本程序 C Shell(/usr/bin/csh) Bourne Shell(/usr/bin/sh或/bin/sh) ↑↓这两个一般并不区分,即 ...
ADC 的 cdac 开关策略:无论以什么形式实现,最终的目的都是通过不断的从高到低的控制 CDAC ,实现 CDAC 的比较器的正负极板输入电压趋近于 0. 传统开关策略 上图所示,上极板只是接了 V cm ,下级版有三种接法: Vin , Vref , gnd 。其中接 Vin 还是 Vref 是所有电容同时动作的, ...
昨天有小伙伴继主题的问题问我怎么解决的,我回答了但是评论一直没有被审核,就单独发一篇日志说一下! 先说一下背景,lef是virtuoso导出来的,我之前用的innovus,所以先说一下innovus: 重点就是lef层次定义要和tech.lef的层次定义对应上,保证为OVERLAP就可以, ...
adc增益 在位宽一定的条件下, ADC 的增益与其 CDAC 的增益是互为倒数的, CDAC 的增益越大, ADC 的增益越小。位宽一定, code 的总数就是固定的,此时不同 code 之间的差距越小, CDAC 的增益越小, ADC 和 CDAC 的 VFS 都会变小 , 那么 CDAC 相同 code 下输出的模拟电压就会变小,即增益 ...
2023年上半年,ChatGPT红遍全球,人工智能、B5G/6G、物联网、云计算、软件自动化等新兴技术的快速发展进一步推动科技行业的复苏,行业展会、线下活动重回正轨,政策支持和资本市场回暖也将为科技企业提供更多支持。伴随科技行业的整体复苏、行业创新的加速发展,测试测量行业将面对新一轮创新需求。 在整个行业中,是德科 ...
设想如下情景: 设计ADC的时候,忽然发现跑了一天的结果拿出来做FFT,之前的取点数量算错了!我晕!怎么办?也就再多一点点的时间就行了,难道要重新跑一天?生无可恋…… 设计PLL的时候,我也不知道loop啥时候能settle,然后随便写了个截止时间,结果……果然不够……-_- 或者做其他电路设计的时候,反正我就想 ...
STA分析是 基于同步电路设计模型 的,在数据输入端,假设外部也是同时钟的寄存器的输出并且经过若干组合逻辑进入本级,而输出也被认为是驱动后一级的同时钟的寄存器。在不设置约束的情况下,纯组合逻辑的 输入-输出 不得超过一个T,否则也会被认为是Timing violation. 1. Timing path Timing path就是时间线。Timing ...
电流源热噪声 电流源的热噪声经过一对差分管开关,全时域输出向DAC 输出端,只不过随着开关的切换其方向发生改变,但是噪声是随机信号,没有方向的概念,因此总的输出噪声不变,就是电流源噪声直出,没有采样叠加 采样混叠的噪声 总功率应当小于上述情况,但是噪声会发生搬移,低频带内的噪声有可能反而 ...
Riching
PinkBear
seawang
limubai
无量寿佛
京存高性能存储
toradex
cj_181888888
李童鞋
Iamliutt
杭州加速科技
jason.aliang
hirain123
模拟后端的小白
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-3 22:12 , Processed in 0.025647 second(s), 2 queries , Gzip On, Redis On.