日志

《模电》上拉电阻与下拉电阻的区别

已有 2108 次阅读| 2011-7-30 12:07 |个人分类:电路设计

上下拉电阻：

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上/下拉电阻的作用除了提高驱动能力和线或功能的实现之外,还有一个很重要的功能;就是提高抗干扰的能力.
(1).数字信号输入端悬空的情况下尤为重要,例如DSP和MCU的中断输入,READY输入,总线请求等输入信号都应该加上适当的上/下拉电阻,否则的话这些CPU类型的器件不会工作稳定的,严重的情况下还会导致不能正常工作.
(2).对于DSP这样的高速器件来说,在使用READY信号时的上/下拉电阻是更要十分注意,不能使用过大阻值的电阻,否则的话会大大的降低系统的速度.电阻的值不能超过1000欧姆,对于高速的DSP来讲,甚至小到100欧姆的量级.
(3).对于总线来讲,除了OC门情况,多数都是三态情况.上/下拉电阻主要作用不是提高驱动能力,因为在系统设计中必须考虑驱动总线的能力,连接到总线上的器件必须具有足够的驱动能力,否则的话就需要增加总线驱动门(例如74LS245).总线上的上/下拉电阻还要考虑总线上的RC常数不能过大,否则的话会造成总线充放电时间过长,影响总线速度.例如PCI总线,因为PCI总线存在大量的总线切换(也就是说在总线上的MASTER设备之间进行切换),这就要求切换的时间不能大于PCI总线的时钟周期33ns.换句话说,就是总线上的RC充放电时间不能过长.由此看来高速总线上的上/下拉电阻不能过大.

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。