日志
日记|
- 置顶 ·分享 版图效率提升—Pcell与脚本的应用
- 在模拟版图中效率提升空间是很大的，模拟版图目前很难实现完全的自动化设计。电路结构多变，导致模块复用率低。分享下借助Pcell和脚本来实现版图的效率提升。使用Pcell 来对相似结构的复用，所以模拟电路中的差分对，电流镜，cap array等等都是可以使用 pcell来实现的。通过对局部电路结构的固化，将模拟电路版图进一步拆 ...
- 置顶 ·分享 Step by Step 教你使用UDD做Pcell
- 遇到很多需要定制pcell的场景，例如为了更方便的做电源连接网络，方便调整metal宽度间距等。敏感区域的对称dummy metal fill，或一些定制device等。使用pcell的方案要比实际layout更加方便。Udd 就像一个模板一样可以很快porting到其他工艺制程上。先介绍下UDD 是什么，UDD 是提供给用户图像界面的方式来创建pcell的功能 ...
- 置顶 ·分享 UDD 是什么？版图中如何使用？
- UDD （User Defined Device）即用户自定义的器件，可以生成像pdk lib中提供的device pcell一样参数化可调节器件。UDD给用户提供了GUI平台下的编辑设计pcell的方式。GUI的平台对设计者的脚本能力要求不是很高。UDD还可以提供了一种hierarchy的design，如果想要做一些复杂嵌套结构device也是非常方便的。目前Laker 和custom ...
- 置顶 ·分享 Design Retargeting/Migration flow
- custom compiler Design Retargeting /Migration flow 工作中一定会遇到design porting的问题，当项目需要从一个process 切换到另一个process时候. Schematic 和layer 如何来快速完成迁移呢？同一foundry下的不同process 或许pcell ...
- 分享 Custom compiler design retargeting/migration flow
- 很多时候我们需要做一些项目 process 迁移，电路或版图从一个 process technology 迁移到另一个不同的 technology 上。 对于电路来说，我们需要保证对应 symbols 的替换后能够保存对应的连接。这个主要是不同的 technology 所对应的器件 symbol 可能存在 pin 的位置不一致的问题，传统的使用自开发 ...
- 分享 快速实现器件布局
- 版图工作中有很多的时间花费在器件的布局上。对于需要匹配的器件，位置布局的影响会直接影响到电路性能。各家工具在器件布局上也都有各自的方式。可能还有不少人把相关器件一个个调进了手动一点点摆放，考虑到相关space density dummy等因素后也是非常耗时的。 如何能快速得到所期望的布局，并且使用上灵 ...
- 分享 解决EM问题的经验分享
- 电迁移（EM）是一种分子位移，是由于导电电子和离子在一段时间内的动量转移而引起的。当电流密度较高时会发生这种现象，这会导致金属离子向电子流方向漂移。EM通常发生在多年之后。 由于电迁移效应，金属线可能会 断 裂并短路。EM会增加导线电阻，这会导致电压下降，从而导致设备降速。由于短路或开路，它还可能导致 ...
- 分享 版图中几种设置parameter的方式
- 我们在平时的项目中通常都会遇到mos 或res 等器件的parameter 值不符合预期。比方说 1. 在做模拟模块，默认调出来的mos 的DFM都是min的，而我们需要的是DFM+Analog. 2. 在做logic模块，想让默认调进了的mos 的dummy poly个数都是一个，而且不需要放到diff上，这样能尽可能的减小mos的面积。 等等这样需要重新 ...
- 分享 版图中几种设置parameter的方式
- 我们在平时的项目中通常都会遇到mos 或res 等器件的parameter 值不符合预期。比方说 1. 在做模拟模块，默认调出来的mos 的DFM都是min的，而我们需要的是DFM+Analog. 2. 在做logic模块，想让默认调进了的mos 的dummy poly个数都是一个，而且不需要放到diff上，这样能尽可能的减小mos的面积。 等等这样需要重新设 ...
- 分享 Custom Compiler 操作技巧分享
- 版图设计中很多情况都是TOP down设计加bottom up设计相结合，在初期做floorplan时，我们关心模块的大小，信号流走向，Bump或PAD所在位置，然后来确定每个模块所摆放位置。各模块大小可以根据参考版图或已有电路大概评估，Bump 或PAD布局要看封装电源域分布等确定。信号流有没有好的方式来查看呢？可能designer会给个大概 ...
- 分享 开发图型界面--TK
- tcl 在IC 行业是使用非常广的一个脚本语言，很多EDA tool 也都是支持tcl的,所以tcl tk的学习资料可以找到很多。 像Synopsys的ICC DC CustomCompile Laker FC等等，或验证calibre Ansys的Totem RedHawk以及国产一些EDA tool.tcl/TK开发的脚本很容易集成到EDA工具中. Tk GUI工具包最初是为TCL脚本语言编写的，现在几乎其他 ...
- 分享 Create Pcell in Laker using Tcl script
- 这两天试了下使用tcl写pcell，感觉还是非常方便的，按manual中command的参数要求与格式完成后，在laker里直接source 该tcl。即可在设置的lib 中找到这个pcell，不用再考虑如何去编译的问题。下面给个效果图与参考代码。 Syntax dbDefineParameterizedCell -lib libName -cell cellName - p arams parameters &n ...
- 分享 use command to report R and route lengths in custom compiler
- 在customcompiler的console中执行如下command来实现indesignreportingR与两点间走线长度： set context db::setPrefValue leStarRCReportResistance -value false -scope $context db::setPrefValue leResistanceModel -value oaTechDB -scope $context set ...
/2 
eetop公众号
创芯大讲堂
创芯人才网