日志

分享 14.LAYOUT中将方括号<>改为尖括号[]

2022-6-7 10:29

LVS报告里没有 ports error，但是下面有报了incorrect ports ，看起来像是因为命名里的括号不一样导致的 。 解决方法：在版图GDS导入时， more options里有一项可以设定replace with []

个人分类: 问题解决|1556 次阅读|3 个评论 热度 3

分享 12.LEF抽取相关 20220523

2022-5-23 18:31

1. LEF（Library Exchange Format）是对标准单元版图进行抽象描述的文件，用于自动布局布线（PR）工具。LEF 文件具有可读的 ASCII 格式，包括用于互联的详细的 Pin 信息，但不包括 poly、diffusion 这些底层 layer。 LEF文件是布局布线根据使⽤的cell ⼏何信息库的⽂件格式。布局布线⼯具将根据LEF⽂件的信息决定怎样布 ...

个人分类: 学习日志|1661 次阅读|0 个评论

分享 11.想要将下层cell中的东西复制到上层cell中

2022-5-23 16:17

想要将下层cell中的lable整体复制到TOP中，试了C(COPY)拖动不行 在TOP中 x 进入下层 选中要复制的部分按 y （yank） 再 b 退回TOP ,按shift y就可以粘贴了

个人分类: 问题解决|603 次阅读|0 个评论

分享 10.跨导放大器电路及版图设计、仿真及验证 20220519

2022-5-19 16:08

根据《CMOS 模拟集成电路版图设计 基础、方法与验证》书中第六章内容首先建立电路图（书中图片比较模糊） 建立symble进行仿真调用 设置电路激励源、调用工艺库、仿真类型，观察输出波形（跳过，待补充） 进行版图设计，直接layout XL导入后连线,注意finger拆分 进行DRC验证 进行LVS验证 ...

个人分类: 学习日志|1536 次阅读|0 个评论

分享 9.Cadence Virtuoso 打印版图或者电路图的设置

2022-5-19 14:57

在virtuoso内打印时会遇到plotter name为无的情况 terminal 内输入plotconfig会弹出plotter 的添加界面，双击添加打印机到installed plotters 2.打开virtuoso file---print ，用 select 选中需要打印的范围。 plot option内设置 A）plotter name 选择打印机Imagen黑白 Tektronix、Generi ...

个人分类: 问题解决|2330 次阅读|0 个评论 热度 2

分享 8. AOI OAI组合逻辑电路命名规则

2022-5-19 09:30

1.以AOI221为例，AOI: ANDORINV 与或非门 221三位数字代表第一级与门有三个，221分别对应每个与门的输入个数。三个与门的输出再作为或非门的输入。 2. virtuoso sample内symbol图

个人分类: 学习日志|4617 次阅读|0 个评论

分享 7. LVS验证时出现弹窗Schematic export failed or was cancelled. Please consult the ...

2022-5-18 17:09

CIW show ERROR (OSSHNL-116): Unable to descend into any of the views defined in the view list ERROR (OSSHNL-514): Netlist generation failed because of the errors reported above. 解决方法： needtosetthenetlistingmodefirst 在运行virtuoso前， ...

个人分类: 问题解决|5536 次阅读|1 个评论 热度 4

分享 6.Pcell 相同layer合并显示设置

2022-5-17 15:16

相同layer自动合并显示设置 option---display---merge shapes 合并前 合并后

个人分类: 操作设置|732 次阅读|1 个评论 热度 1

分享 5.使cadence内选中的部分在原理图内高亮显示

2022-5-17 10:53

Options-Display 这个display dimming turn on，再调节下方百分比能把整体明亮度调暗，再选中相应器件就比较明显

个人分类: 问题解决|1822 次阅读|0 个评论 热度 1

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏