mervin_li的个人空间 https://blog.eetop.cn/1582944 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

<IC Design Full Flow>IC 后端P&R阶段性划分

已有 936 次阅读| 2018-11-26 22:45 |个人分类:后端流程自动化|系统分类:芯片设计| flow

IC设计物理实现工作又称后端P&R,即placement and routing,这里从后端的框架介绍下工作流程。每个公司或者团队的划分习惯可能略有差异,不过总体的规划都大同小异。
第一步,准备数据阶段
了解搭建design的基本数据文件是后端工作的基础。搭建design必备的文件有Netlist,Lib,Lef,qrc,sdc等,搭建起基本的design之后,还需要相应的io list确定pin的顺序和位置,或者chip的pad的顺序等,同时确定形状和大小(可调整)。

第二步,trial run阶段,制定schedule

这个阶段主要时用来测试流程,滤除代码的表面错误,让整个后端流程完整走完,得到一个初步的时间规划参考。比如run time,init 文件的合理性,flow的bug,人员的配置等。同时也是让队员之间相互磨合,队员自己开始适应项目节奏的过程。这个阶段的事情非常繁杂,很多问题会集中暴露,往往需要花费大量时间debug,当然这个阶段不需要马上追求高性能,所以很多标准可以暂时放松。待流程完善,在下一个阶段开始性能的冲击。

第三步,try run阶段,试错

这个阶段,flow已经完整,signoff 标准初步确定,这时候就要奔着目标开始大量测试。比如面积的最大利用,绕线资源的上限,时钟树的优劣,关键路径的分布,各种ndr的要求,drc,ant等可能出现的问题都测试到位。当然,这一步和上一步有重合部分,问题早发现早解决,给后期tape out冲刺留足时间。

第四步,提高performance,打破瓶颈

这个阶段就是关键的一步,把发现的瓶颈问题集中攻克,找到本设计的上限在哪里,是否可以突破,如何突破等。下策就是商议signoff 标准,剔除不必要的高性能部分。

第五步,final run,verification,tape out阶段

这个阶段时间不多,在前几个阶段基本上把问题都暴露出来了,该解决的也有对应的方案,最后在=走一遍完整的流程,保证各项检查都没有问题,出最终的GDS文件,交付。

这几个阶段在实际项目操作中,往往会有各种各样的问题,意外出现,考验项目管理者的规划能力和执行者的解决问题的能力,这是一个需要不断积累,不断反思改进的过程。经验的力量在还没有绝对完美的流程的环境下显得异常重要。大概这也是凸显领导者魅力的重要舞台吧。

共勉。


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 137

    粉丝
  • 58

    好友
  • 152

    获赞
  • 54

    评论
  • 3162

    访问数
关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 09:36 , Processed in 0.013317 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部