日志
- 分享 解析DDR设计中容性负载补偿的作用
- 高速先生成员--孙小兵 我们先来了解一下容性负载和感性负载对链路阻抗的影响。仿真链路模型如下图所示。链路中有三段50Ω的理想传输线，第一段和第二段之间增加一个电容模拟容性负载，第二段和第三段之间增加一个电感模拟感性负载，链路末端是一个1KΩ的电阻相当于开路。利用TDR仿真工具看整个链路的阻抗情况。 ...
- 分享 线宽变大，损耗变小；线宽无限大，损耗无限小？
- 一博高速先生成员：黄刚 作为高速信号传输的重要的指标之一，损耗，无论是对硬件工程师，设计工程师还是我们SI工程师来说，都会是非常的关注。而对于像背板传输这种长距离的走线系统或是像芯片测试板要求损耗极小的情况，传输线的损耗在总的系统损耗里面一定是占到一个大头的位置。尤其是在板材和走线长度已经定下来的情 ...
- 分享 线宽变大，损耗变小；线宽无限大，损耗无限小？
- 一博高速先生成员：黄刚 作为高速信号传输的重要的指标之一，损耗，无论是对硬件工程师，设计工程师还是我们SI工程师来说，都会是非常的关注。而对于像背板传输这种长距离的走线系统或是像芯片测试板要求损耗极小的情况，传输线的损耗在总的系统损耗里面一定是占到一个大头的位置。尤其是在板材和走线长度已经定下来的情 ...
- 分享 别闹，电源纹波测试不开玩笑
- 一博高速先生成员：姜杰 由于直流稳压电源一般是由交流电源经整流、滤波、稳压等环节而形成的，不可避免地会引入一些交流分量，这种叠加在直流电压上的交流分量称为纹波。关于电源的纹波测试，有这么一种的测试方法，姑且称之为“逍遥派”，凭借其不羁、随性的洒脱俘获了不少粉丝，初学电源测试的雷豹也纯纯入了坑。好 ...
- 分享 年少不知回损好，却把插损当作宝
- 一博高速先生成员：黄刚 因为本期要讲的是插损和回损的关系，因此本文的开头，我们还是首先回顾下S参数的概念。首先我们需要知道S参数其实是个黑匣子，什么是黑匣子呢，那就是我们其实不需要知道它包含了哪些链路结构，不管是多长的走线，里面有多少个过孔，或者说是经过了多少个连接器，我们只关心这个未知 ...
- 分享 高速数字信号VS射频信号，到底哪个更难设计？
- 一博高速先生成员：黄刚 熟悉高速先生的小伙伴们会知道，我们是以研究高速数字信号为主的团队，从不到1G到目前在研究的112G，高速先生就这样一直研究过来的，分享的案例也大多是以高速数字信号为主的案例。最近受到我们粉丝们的强烈要求，希望我们写一些关于高频信号或者说是射频信号的介绍，随着我们设计部的同事 ...
- 分享 高速数字信号VS射频信号，到底哪个更难设计？
- 一博高速先生成员：黄刚 熟悉高速先生的小伙伴们会知道，我们是以研究高速数字信号为主的团队，从不到1G到目前在研究的112G，高速先生就这样一直研究过来的，分享的案例也大多是以高速数字信号为主的案例。最近受到我们粉丝们的强烈要求，希望我们写一些关于高频信号或者说是射频信号的介绍，随着我们设计部的同事 ...
- 分享 芯片那么小，封装基板走线损耗能大到哪去？
- 一博高速先生成员：黄刚 相比于一块PCB的载板，芯片封装基板的大小放在PCB板里面，可能只占其中的一小部分，然后去对比在封装基板上的走线和在PCB板上的走线，可能至少是几倍的长度关系。那么大家会不会觉得，封装基板上走线那么短，损耗几乎可以忽略不计呢？尤其是去问只接触过PCB板设计的工程师小伙伴们，大部分 ...
- 分享 浅谈RC电路
- 一博高速先生成员--孙宜文 本文示例的是较为常见的一阶RC积分电路，从时域角度来说，大家可能都听过RC时间常数，那么其充放电过程是怎样的？频域特性如何？有何规律，笔者借此篇文章和大家一起简单了解下，本文使用Sigrity Topology Explorer 17.4仿真软件。 先搭建一个简单的电路模型，观察时域波形，1V恒压 ...
- 分享 链路上小段线的阻抗突变到底会不会影响信号质量？
- 一博高速先生成员：刘春 在进行PCB设计时，相信有经验的工程师都遇到过这种情况，在布线过程中，有时候由于电路结构或空间限制，需要中途某段走线变粗或变细，如串接电阻电容、下孔、BGA出线区域或走线密集区域等，但这样做的结果就导致信号走线阻抗不连续，严重的甚至会影响信号的质量。那么当面临这类情况时，我们该 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网