设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

最新发表的日志| 推荐阅读的日志 | 芯片设计 | 硬件设计 | 嵌入式 | 人工智能 | 生活杂谈 | 其他

分享京存SAN共享存储助力大模型训练: 京存高性能存储 2024-3-20 14:29; 大模型 Large Model是如今炙手可热的概念，它更准确的描述是参数非常多的机器学习模型 Machine Leaming Model。Large作为形容词的意思是大型的、非常多的，那么究竟多少参数才能算“非常多的”呢？在机器学习模型的早期，拥有几M到几十M参数即可被认为是大模型，如今至少拥有几B参数的机器学习模型才可称之为大模型。 ...; 179 次阅读|0 个评论

分享零极点与频率响应: 刘豫jsic 2024-3-20 10:10; 左半平面零点（LHZ）：增益斜率变化+20db/dec 相位变化：零点频率处 +45° 10倍 fz 外+ 90° 右半平面零点（RHZ）：增益斜率变化+20db/dec 相位变化：零点频率处 -45° 10倍 fz 外- 90° 左半平面极点（LHP）：增益斜率变化-20db/dec 相位变化：极点频率处 -45° 10倍 f ...; 189 次阅读|0 个评论

分享 density对良率的影响：简记: MerryShi 2024-3-19 16:31; 铝工艺：先淀积整块铝，再刻蚀成连线如果density过高，刻蚀的时候很容易有残留（大概是因为刻蚀时间短/刻蚀液浓度低）如果 density过低，很容易过刻蚀铜工艺：先长SiO2,再根据连线长金属如果density过高，CMP的时候很容易过刻蚀如果density过低，很容易残留 density check: chip density ...; 189 次阅读|0 个评论热度 2

分享 StarRC 转 XRC flow: 我力可 2024-3-19 10:19; StarRC 转XRC flow 抽取寄生参数是我们工作中经常做的事情，目前来说三家EDA 都有抽取工具，分别是StarRC， XRC，QRC，其中QRC现在有个升级版本Quantus，但是由于calibre在DRC 和LVS方面太强，所以一般都会提供calibre LVS + StarRC 或者QRC的flow。既然都是用calibre LVS 的databa ...; 166 次阅读|0 个评论热度 2

分享益莱储助力高速信号测试，热推是德 Infiniium UXR系列示波器: ElectroRent 2024-3-18 20:02; 随着高速信号的设计技术指标不断更新，给测试系统、测试硬件设计、测试信号传输质量等带来了新的挑战和更高的难度。向最新数字标准的转变需要比以往更高的精度，并在新的测试和测量设备上进行大量投资。无论您是测试DDR 还是 PCle、MIPI或以太网，益莱储的设备租赁解决方案都可以让您快速灵活地访问从设计、验证和调试到 ...; 157 次阅读|0 个评论

分享 SEMICON专题直播——加速科技2024产品介绍会: 杭州加速科技 2024-3-18 18:39; SEMICON China 2024开幕在即，加速科技举办的《测试那些事儿 SEMICON 专题》系列直播也将迎来最后一期。本期直播将由加速科技副总经理陈永以及资深产品经理Harry 为大家讲解加速科技高性能可扩展的数模混合信号系列测试机。线上观看直播，填写直插间福利表单，展会期间即可到加 ...; 145 次阅读|0 个评论

分享运放小信号带宽和时间常数、大信号带宽、非线性和线性建立时间的分配 ... ...: Riching 2024-3-16 14:59; Ref：1. https://www.zhihu.com/question/35621797 2 、非线性建立与线性建立时间 -up主 NKSUNMOON 一、引言运放的小信号带宽和大信号带宽是不一样的，但都对运放从速度方面提出了要求。小信号带宽反映的是电路的线性建立过程，但从时域上看是一个指数逼近的过程。在讨论小信号带宽时总会说到时间常 ...; 372 次阅读|0 个评论热度 14

分享版图效率提升—Pcell与脚本的应用: 489315174 2024-3-16 11:04; 在模拟版图中效率提升空间是很大的，模拟版图目前很难实现完全的自动化设计。电路结构多变，导致模块复用率低。分享下借助Pcell和脚本来实现版图的效率提升。使用Pcell 来对相似结构的复用，所以模拟电路中的差分对，电流镜，cap array等等都是可以使用 pcell来实现的。通过对局部电路结构的固化，将模拟电路版图进一步拆 ...; 465 次阅读|2 个评论热度 15

分享 K SRAM lib库：pin的internal power: Iamliutt 2024-3-15 21:08; siliconsmart K SRAM 的 Q pin 的 internal power 等于在整个 power measure period （ T_start~T_end 读周期：确保只有 clk 和 Q pin 发生翻转）内对流过 VDD 的电流进行积分后乘以 VDD 电压值，然后减去这个测量周期内的 leakage power （读周期内对后 10% power measure period(T_90%~T_end ...; 175 次阅读|0 个评论

分享模拟集成电路设计，从原则到细节: hebut_wolf 2024-3-15 12:54; 设计原则是大量错误中总结出来的，分为三种：第一性原则，如mos管饱和深度，环路稳定，匹配，pvt波动控制，面积和功耗的最小开销；第二原则是结合具体电路的。如adc里噪声和匹配的控制，dac里mismatch、 setup time控制等； ...; 2387 次阅读|4 个评论热度 77

1 ... 2 3 4 5 678 9 10 11 ... 700 / 700 页下一页

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 09:52 , Processed in 0.014945 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部