一、概述：

　　EDA是电子设计自动化（Electronic Design Automation）的缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念当中发展而来的。

　　EDA技术是以计算机为工具，针对由HDL（Hardware Description language）语言完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。

　　综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图描述，针对给定的硬件系统，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的、可与目标器件相映射的网表文件。

　　适配器的功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件。适配所选定的目标器件必须属于在综合器中已指定的目标器件系列。

　　硬件描述语言HDL是相对于一般的计算机软件语言，如C、PASCAL而言的。HDL语言使用是设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式，然后利用综合器和适配器将此程序变成能控制器件内部结构，并实现相应逻辑功能的门级或更底层的结构网表文件或下载文件。目前比较流行的HDL语言主要有Verilog HDL和VHDL。

二、基于EDA工具的FPGA/CPLD开发流程：

1、文本/原理图编辑与修改。
　　首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本（HDL程序）或图形（原理图）方式表达出来。

2、编译。
　　完成设计描述后即可通过编译器进行编译校验语法错误，为下一步的综合做准备。

3、综合。
　　这是将软件设计与硬件的可实现性挂钩，是将软件转化为硬件电路的关键步骤。综合后综合器生成网表文件，他们从门级开始描述了最基本的门电路结构。

4、行为仿真和功能仿真。
　　利用产生的网表文件进行功能仿真，以便了解设计描述与设计意图的一致性。（该步骤可以略去）

5、适配。
　　利用FPGA/CPLD布局布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。该操作完成后，EDA软件将产生针对此项设计的适配报告和下载文件等多项结果。适配报告指明了芯片内资源的分配与利用、引脚绑定情况。

6、功能仿真和时序仿真。
　　该步仿真是接近真实器件的仿真，仿真过程已将器件的硬件特性考虑进去了，因此仿真精度要高的多。（该步骤也可略去）

7、下载。
　　如果以上的所有过程都没有发现问题，就可以将适配器产生的下载文件通过FPGA/CPLD下载电缆载入目标芯片中。

8、硬件仿真与测试。
　　通过外围电路观察器件的工作是否正常，也可以利用万用表和示波器等仪器检查相应引脚的逻辑是否正确。