lv123362的空间 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

lv123362的个人空间 https://blog.eetop.cn/1126258 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

lv123362

统计信息

已有 1233 人来访过

积分: 1980
资产: 1980
发贴收入: 1050
推广收入: --
附件收入: --
下载支出: 265
好友: 2
主题: 13
日志: 3
相册: --
分享: --

现在还没有相册

现在还没有记录

暂无资料项或无权查看

查看全部个人资料

现在还没有动态

芯片大厂内推群开放申请---微信号chipist1 2019-09-04: 许多芯片人都有一个大厂梦，职业生涯中如果没有大厂经历，总感觉少了点什么。大厂往往意味着高薪，优质人脉，令人羡慕的环境和福利，比钱更有用的平台光环 ...; (1)次阅读|(0)个评论

Soc芯片debug 经验<3> 2019-06-30: 声明，本文原创，不得转载。在介绍 bug之前，继续讲解一下在在wave中debug中经常用到的小技巧。 1，标亮 Wave中的信号选中 Wave中的信号（左键点 ...; (2208)次阅读|(0)个评论

verdi 使用 2019-06-07: 声明，不得转载。 1、ctrl+s 选中top_tb层，使用快捷键ctrl+s，可以打开输入信号hierarchy框，快速输入hierarchy找到对应信 ...; (6250)次阅读|(0)个评论

断言（SVA）的简单例子 2019-06-07: 声明，不得转载。断言的英文是Assertion，就是对一些设计属性的推知。大型的硬件设计中会有各种各样的协议接口 ...; (5034)次阅读|(1)个评论

学习张强UVM实战中的寄存器模型必须理解的DUT-带有寄存器配置总线的DUT ... 2019-06-07: 声明，不得转载。像很多公司芯片一样，该小型DUT有基本的寄存器配置总线。在该DUT中寄存器配置总线信号也就是bus_cmd_valid,bus_op,bus_addr, ...; (2891)次阅读|(1)个评论

数字芯片验证知识点和推荐书籍 2019-06-07: 1、设计语言： Verilog（多数公司使用）、VHDL（少数公司使用）、systemC（SONY） 2、验证语言：SystemVerilog，UVM，C+ ...; (4255)次阅读|(0)个评论

留言板全部

现在还没有留言

最近访客

现在还没有访客

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 06:41 , Processed in 0.014874 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部