注册 登录
ET创芯网论坛(EETOP) 返回首页

njithjw的个人空间 http://blog.eetop.cn/?505866 [收藏] [复制] [分享] [RSS]

统计信息

已有 -- 人来访过

  • 积分: 2546
  • 资产: 2546
  • 发贴收入: 440
  • 推广收入: --
  • 附件收入: 65
  • 下载支出: 1149
  • 好友: --
  • 主题: 5
  • 日志: 91
  • 相册: --
  • 分享: --

    现在还没有相册

    现在还没有记录

  • 暂无资料项或无权查看

查看全部个人资料

    现在还没有动态

verilog write bmp file 2018-12-26
`timescale 1ns/1ns module bmp_dumper #     (     parameter   BMP_FILENAME = "",     parameter    ...
(647)次阅读|(0)个评论

无权查看

xilinx_ioserdes 2018-08-09
`timescale 1ps/1ps module tb; //----------------------------------------------------------------------------// //parameter CLK_CY_25M = 40 ...
(877)次阅读|(0)个评论
IOB delay 2018-08-02
为什么xilinx的IOB delay一定要在代码中显示的调用,而不能像Altera那样根据时序约束和布线的情况自动加入呢?!
(576)次阅读|(0)个评论
mmcm reconfigu 2018-07-12
如果要 调整 相位和占空比,例化IP的时候,必须选上“Phase Duty Cycl Config”,如下图示; 其它的配置信息请参考PG065; ps:重配置模块约占用15K的lut ...
(594)次阅读|(0)个评论
cpu_if to axi_if for mmcm recfg 2018-07-12
module clk_rcfg_ctrl     (     input                       rst_n, ...
(643)次阅读|(0)个评论

查看更多

你需要登录后才可以留言 登录 | 注册


realnn 2018-1-16 20:25
你好,我看到了你的一篇关于AD9361的一篇文章,能交流一下吗
bright1224 2012-6-21 09:07
你好,你的日志写得不错
查看全部

现在还没有好友

最近访客

现在还没有访客

现在还没有群组

关闭

站长推荐上一条 /2 下一条

小黑屋|手机版|Archiver|ET创芯网 ( 京ICP备:10050787号 京公网安备:110105001212 )

GMT+8, 2019-4-25 08:37 , Processed in 0.044714 second(s), 10 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部