现在还没有相册
现在还没有记录
现在还没有动态
- Layout中十个常用的小技能（四） 2024-04-17
- 01 关闭 Auto Merge Wires； 02 符合 DFM 的 Create Via 设置； &nbs ...
- 怎么创建ring？ 2024-04-17
- 以下文章来自于我的知识星球“ 版图设计LayoutArt”。 Ntap/Ptap ring在Layout中都要用，在本文，将以N型的ring（ntap）为例，和大家分享创建ring ...
- 一个电路在Layout前，需要问哪三个问题？ 2024-04-17
- 在开始电路的版图设计时，三个问题一直是我关注的；如果你是一个新手，这三个问题可能需要向Designer请教，如果你是一个经验丰富的Layout，应该首先自我 ...
- Bulk端不接到地的NMOS，怎么画Layout？ 2024-04-17
- 在上图中，红圈中的NMOS，它们的Bulk端没有接到地，而是接到各自的Source端，这种情况下，Layout应该怎么画呢？ 首先，大致了解NMOS的 ...
- Virtuoso抽取PAD坐标的方法 2022-03-11
- 在封装打线时，我们需要提供PAD的坐标信息，在本文中，我们一起来看看如何得到PAD的坐标。 01 ...
- Layout：为什么65nm工艺的Metal是Clear，而0.5um工艺的是Dark？ 2022-03-11
- 接触过比较老工艺（比如0.5um的工艺）的Layout工程师，看过Design Rule的Mask Tooling表格中，金属Metal和通孔Via的Digitized Tone分别是Dark和Clear。之 ...
- innovus可以用top的网表，然后只pr其中一个module吗？
- innovus中QRC报Command qrc failed with error message: failed to run: No such file or directory
- 怎么修有和OTP有关的setup timing？
- 怎样用skill脚本批量修改MOS的GATE Connect，Bodytie Type这些参数？
- 怎样用skill脚本批量修改MOS的GATE Connect，Bodytie Type这些参数？
- 承接IC版图设计服务
- virtuoso XL时怎么用自己做的pcell？
- UMC 153nm shrink process
- calibre lvl问题
- Cadence IC 6151 在 Ubuntu 14.04上成功安装
最近访客
昨天 20:40
前天 20:30
2024-04-01
2024-04-01
2024-03-22
2024-03-22
2024-03-15
2024-03-14
2024-03-14
2024-03-13
2024-03-13
2024-03-12
2024-03-12
2024-03-06
2024-02-29
2024-02-28
2024-02-06
2024-01-31
/2 
eetop公众号
创芯大讲堂
创芯人才网