EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

chen.terry的个人空间 https://blog.eetop.cn/chx [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

Xilinx FPGA局部编译库的方法

已有 1831 次阅读| 2013-8-27 20:37

重新安装了X 14.2的工具，超级大，占据硬盘空间16GB之多，烦不胜烦，无奈，只有忍啊！！！使用modelsim做仿真，发现编译仿真库也出错。后来仔细阅读了modelsim的手册，有个比较方便的方法，vlog在编译的时候会自动去寻找相应的模块，给vlog添加控制参数即可！！！

     +libext+.v -y D:/Xilinx/14.2/ISE_DS/ISE/verilog/src/simprims \
     +libext+.v -y D:/Xilinx/14.2/ISE_DS/ISE/verilog/src/unisims \
     +libext+.v -y D:/Xilinx/14.2/ISE_DS/ISE/verilog/src/XilinxCoreLib \

收藏分享邀请举报

全部作者的其他最新日志

评论 (0 个评论)

chen.terry

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
1
好友
0
获赞
6
评论
1120
访问数

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-23 17:38 , Processed in 0.022722 second(s), 13 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部